-
公开(公告)号：CN1154232C
公开(公告)日：2004-06-16
申请号：CN99804324.9
申请日：1999-10-21
申请人： 特罗皮亚恩公司
发明人： 布赖恩·桑德
CPC分类号： H03L7/1972
摘要： 一般来讲，本发明提供了一个能实现环路带宽平滑转换而不改变环路滤波器的PLL。根据本发明的一个方面，包括一个输出分频器和一个参考分频器的锁相环的环路带宽可通过改变输出分频器分压器的一个系数和改变参考分频器分压器的一个实质相同的系数来改变。如果该系数比1大，环路带宽减小。如果该系数比1小，环路带宽增加。根据本发明的另一个方面，锁相环包括一个具有控制输入的振荡器，一个相位比较器，一个环路滤波器和一个包括一个输出分频器的反馈回路。同时还提供了一个参考分频器。该控制器耦合至输出分频器和参考分频器，几乎同时改变每个分压器来响应带宽选择信号。控制器改变分压器实质相同的系数，在不影响锁相环输出频率的情况下改变环路带宽。
-
公开(公告)号：CN1294785A
公开(公告)日：2001-05-09
申请号：CN99804324.9
申请日：1999-10-21
申请人： 特罗皮亚恩公司
发明人： 布赖恩·桑德
CPC分类号： H03L7/1972
摘要： 一般来讲,本发明提供了一个能实现环路带宽平滑转换而不改变环路滤波器的PLL。根据本发明的一个方面,包括一个输出分频器和一个参考分频器的锁相环的环路带宽可通过改变输出分频器分压器的一个系数和改变参考分频器分压器的一个实质相同的系数来改变。如果该系数比1大,环路带宽减小。如果该系数比1小,环路带宽增加。根据本发明的另一个方面,锁相环包括一个具有控制输入的振荡器,一个相位比较器,一个环路滤波器和一个包括一个输出分频器的反馈回路。同时还提供了一个参考分频器。该控制器耦合至输出分频器和参考分频器,几乎同时改变每个分压器来响应带宽选择信号。控制器改变分压器实质相同的系数,在不影响锁相环输出频率的情况下改变环路带宽。
-
公开(公告)号：CN1980064B
公开(公告)日：2010-10-06
申请号：CN200510110860.1
申请日：2005-11-29
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 符志岗
CPC分类号： H03L7/087 , H03L7/0898 , H03L7/095 , H03L7/107 , H03L7/1972 , H03L2207/04 , Y10S331/02
摘要： 一种锁相环(PLL)电路，包括上电重置(POR)，以重置数字块并设置压控振荡器(VCO)的初始输入电压值VCTRL。提供输入分频器和反馈分频器以设置输出对输入之比并提高输出频率的分辨率。第一和第二相位频率检测器用于测量两个输入信号之间的相位差并产生对应于该相位差的脉冲。第一和第二减小分频器插入在第一和第二相位频率检测器之前，以降低相应的相位频率检测器的输入频率并将输入频率和固有频率(Wn)之比保持为常数。锁定状态检测器用于检测PLL为锁定或失锁。电荷泵用于提供对应于所述脉冲的电荷信号。环路滤波器耦合到电荷泵的输出节点以提供对所述电荷信号做出响应的电压VCTRL。
-
公开(公告)号：CN1048598C
公开(公告)日：2000-01-19
申请号：CN93121703.2
申请日：1993-12-03
申请人： 艾利森电话股份有限公司
IPC分类号： H03L7/06
CPC分类号： H03L7/1972
摘要： 一种锁相环频率综合器，其中，它的输出频率利用一系列的步骤来加以改变，以达到最终的频率值。所述的多个步骤被计算并存贮于控制单元的存贮器之中。选择所述的多个步骤以近似地消除所述综合器传输函数中的多个极点。所述的频相环提供增加了的转换速度而不必添加额外部件。
-
公开(公告)号：CN1254918C
公开(公告)日：2006-05-03
申请号：CN01801845.9
申请日：2001-06-28
申请人： 阿尔卡塔尔公司
IPC分类号： H03L7/18
CPC分类号： H03L7/1974 , H03L7/0891 , H03L7/1972
摘要： 利用锁相环的频率合成方法，其中有一相位比较器，特别是在述及的锁相环的运行中在稳定时间或稳定延时之后有将分数分频运行方式转化为整数分频运行方式的转变。这种方法的特征在于它是在将参考信号(Sref)和比较信号(Scomp)作用于相位比较器(3)的输入端之前周期性地消除或屏蔽这两种信号的部分脉冲来控制这种运行方式转变的。
-
公开(公告)号：CN1383613A
公开(公告)日：2002-12-04
申请号：CN01801845.9
申请日：2001-06-28
申请人： 阿尔卡塔尔公司
IPC分类号： H03L7/18
CPC分类号： H03L7/1974 , H03L7/0891 , H03L7/1972
摘要： 利用锁相环的频率合成方法,其中有一相位比较器,特别是在述及的锁相环的运行中在稳定时间或稳定延时之后有将分数分频运行方式转化为整数分频运行方式的转变。这种方法的特征在于它是在将参考信号(Sref)和比较信号(Scomp)作用于相位比较器(3)的输入端之前周期性地消除或屏蔽这两种信号的部分脉冲来控制这种运行方式转变的。
-
公开(公告)号：CN1068741C
公开(公告)日：2001-07-18
申请号：CN96103913.2
申请日：1996-03-05
申请人： 摩托罗拉公司
发明人： 小詹姆斯W·格登欧
CPC分类号： H03L7/0992 , H03L7/089 , H03L7/095 , H03L7/1972 , H03L7/199 , Y10S331/02
摘要： 数字锁相环路(10)含有第一比较器(12)、第二比较器(14)、第三比较器(16)、调整器(18)、反馈分频器(20)、阈值单元(21)、数字振荡器(23)和环路滤波器(24)。第一比较器(12)、环路滤波器(24)数字振荡器(23)和反馈分频器(20)工作产生一个受控制的振荡。第二比较器(14)、第三比较器(16)和调整器(18)工作向反馈分频器(20)提供一个除数，可使该锁相环路与具有各种频率的未知系统时钟(22)一起操作。
-
公开(公告)号：CN104052467A
公开(公告)日：2014-09-17
申请号：CN201410095602.X
申请日：2014-03-14
申请人： 硅谷实验室公司
IPC分类号： H03L7/08
CPC分类号： H03L7/1972 , H03L7/10
摘要： 数字频率合成器通过使用具有相位和频率路径的数字滤波器提供绝对锁相和更短的建立时间。控制逻辑在频率获得期间禁用频率路径并设定宽带宽。在频率获得之后，使用输入时钟信号来复位具有数字相位信息的计数器，以使输出相位更接近与输入信号锁定，以及控制逻辑启用数字回路滤波器中的相位路径以实现比初始带宽还窄的带宽的锁相。
-
公开(公告)号：CN1980064A
公开(公告)日：2007-06-13
申请号：CN200510110860.1
申请日：2005-11-29
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 符志岗
CPC分类号： H03L7/087 , H03L7/0898 , H03L7/095 , H03L7/107 , H03L7/1972 , H03L2207/04 , Y10S331/02
摘要： 一种锁相环(PLL)电路，包括上电重置(POR)，以重置数字块并设置压控振荡器(VCO)的初始输入电压值VCTRL。提供输入分频器和反馈分频器以设置输出对输入之比并提高输出频率的分辨率。第一和第二相位频率检测器用于测量两个输入信号之间的相位差并产生对应于该相位差的脉冲。第一和第二减小分频器插入在第一和第二相位频率检测器之前，以降低相应的相位频率检测器的输入频率并将输入频率和固有频率(Wn)之比保持为常数。锁定状态检测器用于检测PLL为锁定或失锁。电荷泵用于提供对应于所述脉冲的电荷信号。环路滤波器耦合到电荷泵的输出节点以提供对所述电荷信号做出响应的电压VCTRL。
-
公开(公告)号：CN1090443A
公开(公告)日：1994-08-03
申请号：CN93121703.2
申请日：1993-12-03
申请人： 艾利森电话股份有限公司
IPC分类号： H03L7/06
CPC分类号： H03L7/1972
摘要： 一种锁相环频率综合器，其中，它的输出频率利用一系列的步骤来加以改变，以达到最终的频率值，所述的多个步骤被计算并存贮于控制单元的存贮器之中。选择所述的多个步骤以近似地消除所述综合器传输函数中的多个极点。所述的锁相环提供增加了的转换速度而不必添加额外部件。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.013 秒)
