-
公开(公告)号：CN102931972A
公开(公告)日：2013-02-13
申请号：CN201210455598.4
申请日：2012-11-14
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K19/0185
CPC分类号： H03K19/0005 , H03K19/0013 , H03K19/00361 , H03K19/01714 , H03K19/018521 , H03K19/09432
摘要： 本发明涉及一种高线性CMOS输入缓冲器电路，它包括CMOS输入跟随电路、跟随管线性度提高电路、电流源负载和负载阻抗线性度提高电路。本发明通过跟随管线性度提高电路，用于检查输入信号的变化趋势，将其作用于跟随管，抵消输入信号变化带来的跟随管自身跨导值和输出阻抗的非线性变化，提高CMOS输入缓冲器的线性度。本发明采用的器件完全可以标准CMOS工艺提供，实现简单成本低，且在高频时具有同样良好的线性度，适用于需要高线性输入缓冲器的CMOS模拟IC和数模混合IC领域。
-
公开(公告)号：CN102931972B
公开(公告)日：2014-12-24
申请号：CN201210455598.4
申请日：2012-11-14
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K19/0185
CPC分类号： H03K19/0005 , H03K19/0013 , H03K19/00361 , H03K19/01714 , H03K19/018521 , H03K19/09432
摘要： 本发明涉及一种高线性CMOS输入缓冲器电路，它包括CMOS输入跟随电路、跟随管线性度提高电路、电流源负载和负载阻抗线性度提高电路。本发明通过跟随管线性度提高电路，用于检查输入信号的变化趋势，将其作用于跟随管，抵消输入信号变化带来的跟随管自身跨导值和输出阻抗的非线性变化，提高CMOS输入缓冲器的线性度。本发明采用的器件完全可以标准CMOS工艺提供，实现简单成本低，且在高频时具有同样良好的线性度，适用于需要高线性输入缓冲器的CMOS模拟IC和数模混合IC领域。
-
公开(公告)号：CN103168423A
公开(公告)日：2013-06-19
申请号：CN201280003174.2
申请日：2012-09-20
申请人： 旭化成微电子株式会社
发明人： 渊上展光
IPC分类号： H03K19/086 , H03K19/0175
CPC分类号： H03K19/018514 , H03K19/09432
摘要： 提供一种输出缓冲器电路，能够减小差动输出信号的各输出电压的上升时间与下降时间的时间差，进一步使上升时间与下降时间高精确度地一致。对电阻元件(R1、R2)分别并联连接PMOS晶体管(Tr5、Tr6)。此时，使得当将电阻元件(R1、R2)的电阻成分设为r1(Ω)、r2(Ω)、将PMOS晶体管(Tr5、Tr6)的电阻成分设为rTr5(Ω)、rTr6(Ω)、电流源(I1)的电阻成分设为rI1(Ω)时，满足(r1//rTr5)=(r2//rI1)、(r2//rTr6)=(r1//rI1)各条件。由此，能够减小各输出电压的上升时间与下降时间的时间差，进一步使上升时间与下降时间高精确度地一致。
-
公开(公告)号：CN101310441A
公开(公告)日：2008-11-19
申请号：CN200680042996.6
申请日：2006-10-27
申请人： 托马兹技术有限公司
IPC分类号： H03K19/094
CPC分类号： H03K19/09432 , H03K19/00384
摘要： 一种数字电路，包括：第一支路，包括作为负载器件的第一金属氧化物半导体场效应晶体管(M3)；第二支路，包括作为负载器件的第二金属氧化物半导体场效应晶体管(M4)；和用来选择第一和第二支路之一的开关(M1，M2)。第一和第二晶体管(M3，M4)中的每一个都具有100nm或更小的沟道长度，并且被偏置在弱反型区工作。在一种可替代的电路中，每个负载器件(M3，M4)的衬底都与它的漏极相连，并且被偏置在弱反型区工作。
-
公开(公告)号：CN101076010A
公开(公告)日：2007-11-21
申请号：CN200710109741.3
申请日：2007-04-28
申请人： 奇梦达股份公司
CPC分类号： H03K19/0185 , H03K19/09432
摘要： 一种信号转换器电路，包括输入电路和输出电路。输入电路被配置以接收电流型逻辑信号，并基于电流型逻辑信号提供差分输入信号。输出电路被配置以接收差分输入信号，并基于差分输入信号提供轨至轨输出信号。输出电路被配置以响应于在各个差分输入信号中的共同边缘类型来切换轨至轨输出信号。
-
公开(公告)号：CN107438950A
公开(公告)日：2017-12-05
申请号：CN201580078499.0
申请日：2015-12-01
申请人： 赛灵思公司
IPC分类号： H03K19/0185
CPC分类号： H03K19/018514 , H03K19/09432
摘要： 一种共模逻辑缓冲装置，其包括被配置为提供源电流的电流源(112)。输入级包括第一MOS晶体管对(110)，其被配置成：从源电流并基于输入差分电压，产生两个输出路径之间的差分电流。输出级包括第二MOS晶体管对(106)，其被配置成：基于为两个输出路径中的每一个提供的有效阻抗，产生输出差分电压。调整电路(104、108)被配置成：响应于控制信号，调整第二MOS晶体管对(106)的有效阻抗。
-
公开(公告)号：CN103620960A
公开(公告)日：2014-03-05
申请号：CN201180071847.3
申请日：2011-12-14
申请人： 松下电器产业株式会社
IPC分类号： H03K5/08 , H03K17/687 , H03K19/01 , H03M1/74
CPC分类号： H03M1/66 , H03K3/013 , H03K17/162 , H03K19/0185 , H03K19/09432 , H03K19/09441 , H03K19/20
摘要： 差动开关驱动电路(10)驱动具备各自的一端与电流源(3)连接第1和第2开关元件(1、2)的差动开关电路(4)，差动开关驱动电路(10)具备：电流源(5)；电流控制电路(6)，其具有晶体管对，该晶体管对具有差动输入端子对(A、B)和差动输出端子对(X、Y)，并使公共连接部与电流源(5)；和负载元件(7、8)，其分别与差动输出端子对(X、Y)连接。差动开关驱动电路(10)根据差动输入端子对(A、B)的电压，将输出电压输出给差动输出端子对(X、Y)，其中该输出电压具有各个值为大致恒定的2值的稳态状态和在2值间转变的过渡状态。此时，控制流过晶体管对的电流，以使得差动输出电压的稳态状态下流过负载元件(7、8)的电流值之和与过渡状态下流过负载元件(7、8)的电流值之和不同。
-
公开(公告)号：CN101310441B
公开(公告)日：2011-10-05
申请号：CN200680042996.6
申请日：2006-10-27
申请人： 托马兹技术有限公司
IPC分类号： H03K19/094
CPC分类号： H03K19/09432 , H03K19/00384
摘要： 一种数字电路，包括：第一支路，包括作为负载器件的第一金属氧化物半导体场效应晶体管(M3)；第二支路，包括作为负载器件的第二金属氧化物半导体场效应晶体管(M4)；和用来选择第一和第二支路之一的开关(M1，M2)。第一和第二晶体管(M3，M4)中的每一个都具有100nm或更小的沟道长度，并且被偏置在弱反型区工作。在一种可替代的电路中，每个负载器件(M3，M4)的衬底都与它的漏极相连，并且被偏置在弱反型区工作。
-
公开(公告)号：CN205657675U
公开(公告)日：2016-10-19
申请号：CN201620116247.4
申请日：2016-02-05
申请人： 吉林克斯公司
发明人： 俊厚·卓
IPC分类号： H03K19/094 , H03K19/0175
CPC分类号： H03K19/0013 , H03K19/017545 , H03K19/09432 , H03K19/09441
摘要： 在一个实例中，具有广操作范围的电流模式逻辑(CML)电路包含差分晶体管对，其具有经配置以接收差分输入电压的差分输入端口，经配置用于耦合到电流源的偏压端口，和差分输出端口。所述电流模式逻辑电路进一步包含耦合到所述差分输出端口的负载电路。所述负载电路包含有源电感负载、交叉耦合的晶体管对，和耦合在所述交叉耦合的晶体管对与所述差分输出之间的开关。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.014 秒)
