-
公开(公告)号：CN103348318A
公开(公告)日：2013-10-09
申请号：CN201280007860.7
申请日：2012-01-26
Applicant: ARM有限公司
Inventor： 阿拉斯塔尔·大卫·瑞德
CPC classification number: G06F9/30072 , G06F9/30069 , G06F9/3846 , G06F9/3887
Abstract: 本发明公开一种数据处理设备，其具有被配置为解码指令流的指令解码器和被配置为处理被解码的指令流的数据处理器；其中响应于指令流内的其执行依赖于数据条件被满足并且当所述数据条件不满足时其执行不改变所述处理设备的状态的多个相邻指令，所述处理器被配置为：开始确定数据条件是否被满足；并且开始处理所述多个相邻指令；并且响应于确定所述数据条件不被满足，在不执行还未被执行的所述多个相邻指令的任何中间指令的情况下，跳跃到所述多个相邻指令之后的要被执行的下一个指令，并且继续执行该下一个指令。
-
公开(公告)号：CN1010618B
公开(公告)日：1990-11-28
申请号：CN86103708
申请日：1986-06-02
Applicant: 惠普公司
IPC: G06F9/28
CPC classification number: G06F9/30069 , G06F9/30058 , G06F9/3842 , G06F9/3846 , G06F9/3859
Abstract: 在具有重叠的提取和执行循环的中央处理器中进行有效转移的一种方法和设备，使指令的有效提取优化。
-
公开(公告)号：CN103348318B
公开(公告)日：2016-08-17
申请号：CN201280007860.7
申请日：2012-01-26
Applicant: ARM有限公司
Inventor： 阿拉斯塔尔·大卫·瑞德
CPC classification number: G06F9/30072 , G06F9/30069 , G06F9/3846 , G06F9/3887
Abstract: 本发明公开一种数据处理设备，其具有被配置为解码指令流的指令解码器和被配置为处理被解码的指令流的数据处理器；其中响应于指令流内的其执行依赖于数据条件被满足并且当所述数据条件不满足时其执行不改变所述处理设备的状态的多个相邻指令，所述处理器被配置为：开始确定数据条件是否被满足；并且开始处理所述多个相邻指令；并且响应于确定所述数据条件不被满足，在不执行还未被执行的所述多个相邻指令的任何中间指令的情况下，跳跃到所述多个相邻指令之后的要被执行的下一个指令，并且继续执行该下一个指令。
-
公开(公告)号：CN100487641C
公开(公告)日：2009-05-13
申请号：CN200510088159.4
申请日：2005-07-29
Applicant: 惠普开发有限公司
IPC: G06F9/38
CPC classification number: G06F9/3846 , G06F9/3848
Abstract: 本发明提供了一种系统(AP1、AP2、AP3)和方法(M1)，用于运行时更新程序指令(121、233、235、341)中的提示。本发明还给出了包括提示性能数据的指令的程序(117、221、321)。此外，本发明还提供了修改提示并回写它们的指令高速缓存器(207)。由于运行时提示更新被存储在指令中，所以所述更新的影响并不会受到位于处理器本地的、有限的存储器容量的限制。此外，在硬件和软件提示之间不存在任何冲突，原因在于它们共享着程序指令中的公共编码。
-
公开(公告)号：CN1561481A
公开(公告)日：2005-01-05
申请号：CN02819401.2
申请日：2002-09-09
Applicant: 皇家飞利浦电子股份有限公司
Inventor： M·M·林德沃特
CPC classification number: G06F9/3846 , G06F9/30174
Abstract: 虚拟机解释器(VMI)硬件加速器使用分支预测方案对条件分支字节码进行处理，从而确定是否在等待CPU返回条件控制变量的时候猜测地处理该字节码。在一种分支预测方案中，如果一个条件分支字节码要求向后跳转，那么VMI假设分支条件将得到满足，而如果一个条件分支字节码要求向前跳转，那么VMI假设分支条件将不会得到满足。在另一种分支预测方案中，仅当条件分支字节码要求向后跳转的时候，VMI才做出假设。在另一种猜测执行方案中，每当VMI处理条件分支字节码的时候，它都假设分支条件将得到满足。VMI仅猜测地处理可容易地逆转的字节码(例如，代表简单堆栈操作的字节码)，并且在遇到不可容易地逆转的字节码的时候，VMI暂停对字节码的猜测处理。当接收到条件控制变量的时候，由VMI所做的假设得到确认或变为无效。如果假设变为无效，那么任意被猜测处理的字节码都被逆转。
-
Patent Agency Ranking
公开(公告)号：CN1359488A
公开(公告)日：2002-07-17
申请号：CN00809872.7
申请日：2000-05-01
Applicant: 英特尔公司
IPC: G06F9/38
CPC classification number: G06F9/3844 , G06F9/3846
Abstract: 公开一个微处理器。该微处理器包括一个具有至少一个分支条目的分支预测表(BPT)。分支条目包括一个预测字段,表明一个分支是否被预测为采纳。分支条目还包括一个存储历史信息的历史寄存器。而且,分支预测表包括一个预测更新逻辑,除非当一个分支为强静态预测时,更新预测字段和历史寄存器。
-
公开(公告)号：CN1117618A
公开(公告)日：1996-02-28
申请号：CN94113738.4
申请日：1994-10-31
Applicant: 摩托罗拉公司
IPC: G06F15/00
CPC classification number: G06F9/3844 , G06F9/3846
Abstract: 数据处理机具有预测条件转移指令的转移预测电路。转移预测电路可以工作在两种由用户选择的模式：(1)动态转移预测模式；或(2)静态转移预测模式。在动态转移预测模式，预测根据各转移指令的转移状态进行。每个转移状态可以在数据处理机确定预测是否正确后加以更新。在静态转移预测模式，转移预测根据嵌在转移指令内的一位或几位进行。数据处理机工作在这个第二模式期间可以根据用户需要更新或不更新各转移指令的转移状态。
-
公开(公告)号：CN107810478A
公开(公告)日：2018-03-16
申请号：CN201680037706.2
申请日：2016-06-23
Applicant: 微软技术许可有限责任公司
CPC classification number: G06F9/32 , G06F9/3005 , G06F9/30054 , G06F9/3804 , G06F9/3808 , G06F9/382 , G06F9/3822 , G06F9/3836 , G06F9/3838 , G06F9/3842 , G06F9/3846 , G06F9/3859 , G06F9/3891 , G06F15/80
Abstract: 公开了用于在基于块的处理器架构中提供对目标地址的早期访问的系统、方法和计算机可读存储装置。在所公开的技术的一个示例中，在基于块的架构中执行分支的方法可以包括使用基于块的架构的第一核心来执行第一指令块的一个或多个指令。该方法可以包括在第一指令块被提交之前发起第二指令块的指令的非推测性执行。
-
公开(公告)号：CN107592924A
公开(公告)日：2018-01-16
申请号：CN201680027157.0
申请日：2016-05-06
Applicant: 英特尔公司
Inventor： V·麦卡特 , G·文卡塔苏布拉马拉尼安 , H·H·陈
CPC classification number: G06F9/3861 , G06F8/41 , G06F8/443 , G06F9/30058 , G06F9/3846
Abstract: 本文中公开了方法、装置、系统和制品。示例装置包括指令分析器，其用于在要由硬件处理器执行的指令内识别出断言的块。示例装置包括性能监测器，其用于基于与所述断言的块相关联的指令地址来访问错误预测统计。示例装置包括区域形成器，其用于响应于确定出所述错误预测统计高于错误预测阈值，将所述断言的块包括在断言的区域中以用于优化。
-
公开(公告)号：CN101398752B
公开(公告)日：2011-08-31
申请号：CN200710153203.4
申请日：2007-09-29
Applicant: 国际商业机器公司
CPC classification number: G06F9/3802 , G06F8/433 , G06F9/3017 , G06F9/30178 , G06F9/382 , G06F9/3846 , G06F9/3885 , G06F9/3891
Abstract: 本发明提供了一种重叠指令存取单元和方法以及用于对程序进行压缩和存储的方法和装置。所述重叠指令存取单元用于执行以多个压缩程序段的形式存储在存储器中的程序，并且包括：缓冲器；处理单元，发送指令读取请求，从缓冲器读取指令并执行该指令；解压缩单元，响应于处理单元的指令读取请求而从存储器中读取所请求的压缩指令段，将该压缩指令段解压缩，并且将解压缩后的指令段存储在缓冲器中，其中在处理单元执行所述指令段的同时，解压缩单元根据与该指令段对应的首标中的要调用的压缩程序段的存储地址，从存储器中读取对应的压缩指令段，将该压缩指令段解压缩，并将解压缩后的指令段存储在缓冲器中以供处理单元随后使用。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.015 seconds)
