-
公开(公告)号：CN118231248A
公开(公告)日：2024-06-21
申请号：CN202410221654.0
申请日：2024-02-28
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L21/329 , H01L29/861 , H01L21/265
摘要： 本发明公开一种低钳位电压单向TVS器件结构，属于ESD防护器件领域。提供衬底，在所述衬底的正面依次形成外延层和场氧层；在所述场氧层的正面通过光罩定义出P区物理区域，注入掺杂元素；注入完成后，在表面沉积BSG层+USG层，在P区物理区域通过高温条件下进行扩散形成P区；在BSG层和USG层上开孔形成欧姆接触区；在所述衬底的正面淀积金属形成正面电极，减薄衬底的背面后淀积多层金属形成背面电极。本发明增加了BSG层作为部分掺杂离子源，在浅层形成P+区，降低器件动态内阻和钳位电压；同时可以降低离子注入所需剂量，节省离子注入工艺的物料和时间成本，降低制造成本。
-
公开(公告)号：CN117995892B
公开(公告)日：2024-06-21
申请号：CN202410398437.9
申请日：2024-04-03
申请人： 中国电子科技集团公司第五十八研究所 , 无锡中微晶园电子有限公司
IPC分类号： H01L29/732 , H01L29/08 , H01L21/331 , H01L29/73 , H01C7/02
摘要： 本发明涉及功率半导体器件技术领域，特别涉及一种可消除热斑的高可靠功率晶体管结构及制备方法。包括：N+衬底，以形成N+集电区；N‑外延层，布设于所述N+衬底的顶部，以形成N‑外延区；P型基区，布设于所述N‑外延层的内部顶部；N+发射区，布设于所述P型基区的内部顶部；金属电极，包括基区电极、发射区电极和集电区电极；两个所述基区电极分别对称布设于所述P型基区的顶部两侧，所述发射区电极布设于所述N+发射区的顶部，所述集电区电极布设于所述N+衬底的背面；本发明镇流电阻随温度的升高快速增加，能够有效的限制器件的输出电流，达到消除大功率器件热斑的效果。
-
公开(公告)号：CN117878053A
公开(公告)日：2024-04-12
申请号：CN202311806659.1
申请日：2023-12-26
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L21/763 , H01L21/329
摘要： 本发明涉及双向TVS器件技术领域，特别涉及一种双向TVS器件的Trench填充制造工艺。包括如下步骤：步骤一：提供高掺杂浓度的N型衬底以及在N型衬底上生长的P‑外延层；步骤二：在P‑外延层上AS离子注入，形成表面的N型离子注入区；步骤三：在N型离子注入区上进行硅Trench沟槽光刻和腐蚀，并延伸至N型衬底上，其Trench沟槽宽度为1μm，深度为10‑24μm；步骤四：在N型离子注入区表面和Trench沟槽侧壁上生长一层场氧化层FOX；步骤五：对Trench沟槽内继续进行多晶填充，直至将Trench沟槽口掩埋，且同时将N型离子注入区表面的场氧化层FOX覆盖，其覆盖的多晶膜层厚度为0.8μm。本发明是从缩短流通时间、降低产品工艺温度以及减少杂质缺陷而设计。
-
公开(公告)号：CN116013780A
公开(公告)日：2023-04-25
申请号：CN202310030607.3
申请日：2023-01-10
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L21/329 , H01L21/265 , H01L21/324 , H01L29/45
摘要： 本发明公开一种低漏电低压稳压二极管的制备方法，属于半导体领域。提供N型衬底，在其表面依次形成N型外延层和场氧化层；在N型外延层中形成P+离子注入区，在整个表面淀积介质层；在P+离子注入区表面的介质层上开孔，形成欧姆接触区；在表面淀积金属，形成正面金属电极，在整个表面淀积钝化层并开孔，露出金属引线孔；研磨减薄N型衬底的背面，然后在N型衬底的背面淀积多层金属，形成背面金属电极。本发明减少了P‑区，可以相应的减少一次光刻，缩短生产流通周期，降低制造成本；正面金属电极为钛铝双层金属，钛在底层，形成良好的欧姆接触，减小接触电阻，同时可以有效避免铝穿刺现象。
-
公开(公告)号：CN115566105A
公开(公告)日：2023-01-03
申请号：CN202211334621.4
申请日：2022-10-28
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L31/18 , H01L31/0352 , H01L31/11
摘要： 本发明公开一种低暗电流光电三极管的制造方法及结构，属于半导体领域。本发明采用浓硼区设计和低电阻率外延制造工艺，其工艺包括如下步骤：低电阻率外延圆片准备、圆片清洗、场氧化、浓硼区注入、浓硼区扩散、淡硼基区注入、淡硼基区扩散、发射区注入、发射区扩散、增透膜层淀积、接触孔区光刻腐蚀、金属淀积、金属焊盘区光刻腐蚀、金属化合金。所得芯片的结构为N+‑N‑‑P‑‑N+型。本发明适当降低了顶层外延电阻率，提升了集电区一侧掺杂浓度，有效减小了集电结漏电流；同时在芯片设计时增加了浓硼区结构，提升了集电结基区一侧掺杂浓度，有效降低了集电结漏电流，提高了芯片暗电流性能，实现高温领域应用需求。
-
公开(公告)号：CN114326336A
公开(公告)日：2022-04-12
申请号：CN202111398197.5
申请日：2021-11-19
申请人： 无锡中微晶园电子有限公司
IPC分类号： G03F9/00
摘要： 本发明公开一种大尺寸芯片曝光方法，属于集成电路制造领域。将待制作的芯片划分为多块芯片拼接而成的结构；制作各块拼接芯片各层电路结构对应的光刻版；将第一块拼接芯片的光刻版图形放置在圆片第一块拼接芯片的位置并对其进行曝光，在圆片上留下一个对准标记的印记；将第二块拼接芯片的光刻版图形放置在圆片第二块拼接芯片的位置，在对准时选择第一块拼接芯片曝光后留下的对准标记，进行对准曝光；以此类推直至完成当前层次所有拼接芯片的曝光。无需制作额外的标记，只需要找到当前层次初次曝光后留下的浅显的对位标记的印记，在本层次后续的曝光时对准此标记进行曝光，即满足本层次图形间的拼接精度，节省一次曝光及腐蚀工艺流程，降低成本。
-
公开(公告)号：CN113471065A
公开(公告)日：2021-10-01
申请号：CN202110769331.1
申请日：2021-07-07
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L21/02 , H01L21/265
摘要： 本发明涉及一种能克服多晶高温后腐蚀残留的方法。其包括如下步骤：步骤1、提供衬底，在所述衬底上制备得到多晶硅层；步骤2、对上述多晶硅层进行图形化，以得到多晶硅图形层；步骤3、对上述多晶硅图形层进行所需的高温退火，并在高温退火后，进行所需的离子注入工艺；步骤4、在上述多晶硅图形层上制备遮蔽保护层，所述遮蔽保护层覆盖在多晶硅图形层上；步骤5、对上述多晶硅图形层进行高温离子激活，以在高温激活后，能得到所需的多晶硅图形膜层；步骤6、去除所述多晶硅图形膜层上的遮蔽保护层。本发明能提高工艺兼容性，解决先高温退火再腐蚀工艺时多晶残留表观异常，避免残留可能导致的OS失效，保证产品性能。
-
公开(公告)号：CN112582495A
公开(公告)日：2021-03-30
申请号：CN202011395096.8
申请日：2020-12-03
申请人： 无锡中微晶园电子有限公司
IPC分类号： H01L31/101 , H01L31/0216 , H01L31/0232 , H01L31/18
摘要： 本申请提供了一种红外增强型硅基光电探测器，涉及硅基光电探测器技术领域，所述红外增强型硅基光电探测器包括：正面减反射膜、pn结、正面金属电极、背面全反射结构、背面反射层和背面金属电极。解决了红外光不易吸收引起的硅基光电探测器响应低的难题，达到了可以增强红外波长的光学吸收的效果。
-
公开(公告)号：CN108319107A
公开(公告)日：2018-07-24
申请号：CN201810145263.X
申请日：2018-02-12
申请人： 无锡中微晶园电子有限公司
IPC分类号： G03F7/00
摘要： 本发明涉及微纳米加工技术领域，具体公开了一种纳米压印模板的制作方法，其中，所述纳米压印模板的制作方法包括：提供圆片、光刻机、光刻胶和刻蚀机；在所述圆片上铺设光刻胶，通过所述光刻机对所述光刻胶进行光刻得到目标图形；将带有所述目标图形的圆片放入所述刻蚀机中进行刻蚀，得到目标结构作为模板。本发明提供的纳米压印模板的制作方法工艺步骤简单方便，适合实现量产。
-
公开(公告)号：CN106997878A
公开(公告)日：2017-08-01
申请号：CN201710208021.6
申请日：2017-03-31
申请人： 无锡中微晶园电子有限公司
摘要： 本发明涉及一种双层结构的硅电容器及其制造方法，包括P型衬底，其特征是：在所述P型衬底上表面形成多个硅槽，在P型衬底的上表面和硅槽的表面掺杂N型杂质推结形成N型导电层，在N型导电层上依次设置第一层介质层、第一层多晶、第二层介质层和第二层多晶，在第二层多晶上设置绝缘介质层，在绝缘介质层上设置第一接触孔、第二接触孔和第三接触孔，第一接触孔的底部与N型导电层接触，第二接触孔的底部与第一层多晶接触，第三接触孔的底部与第二层多晶接触；在所述第一接触孔和第三接触孔处设置第一外电极金属，在第三接触孔处设置第二外电极金属。本发明采用介质和原位掺杂多晶交叠淀积在硅槽内形成双层纳米硅槽电容，制造工艺简单。
-
-
-
-
-
-
-
-
-
搜索结果
136 条记录 (耗时 0.042 秒)
