基于3D封装的集成装置

    公开(公告)号:CN118973276A

    公开(公告)日:2024-11-15

    申请号:CN202411311808.1

    申请日:2024-09-19

    摘要: 本公开涉及一种基于3D封装的集成装置,该装置包括中介层、至少一个系统级芯片、至少一个存储模组和封装层,每个存储模组包括多个依次堆叠的存储模块且相邻的存储模块之间通过混合键合的方式连接,系统级芯片通过微凸点分别固定在中介层的正面,且通过微凸点和中介层中的硅通孔实现与中介层背面的凸块之间的电气连接;存储模组堆叠在对应的系统级芯片的上方、并通过混合键合的方式实现与所在系统级芯片之间的连接;封装层位于中介层的正面,且用于封装至少一个系统级芯片和至少一个存储模组。能够缩减中介层的尺寸、降低翘曲率、提高成品率,装置的功耗损失降低、散热性能好。

    一种视频编码系统及方法、电子设备和存储介质

    公开(公告)号:CN118972580A

    公开(公告)日:2024-11-15

    申请号:CN202411220726.6

    申请日:2024-08-30

    摘要: 本公开涉及一种视频编码系统及方法、电子设备和存储介质,所述系统包括:视频编码配置程序用于配置第i个第一视频帧序列;视频编码引擎用于对第i个第一视频帧序列进行第一次编码处理,确定第i个第一视频帧序列的编码代价参数;量化参数确定模块用于利用第i个第一视频帧序列的编码代价参数,确定第i个第二视频帧序列的量化参数,第i个第二视频帧序列由第i个第一视频帧序列中包括的M个视频帧中的前N个视频帧构成;视频编码引擎用于利用第i个第二视频帧序列的量化参数,对第i个第二视频帧序列进行第二次编码处理,得到第i个第二视频帧序列的编码结果。本公开实施例可基于较少的硬件资源有效提高视频编码压缩性能。

    地址转译方法、装置、设备、存储介质及计算机程序产品

    公开(公告)号:CN118939575A

    公开(公告)日:2024-11-12

    申请号:CN202410993394.9

    申请日:2024-07-23

    IPC分类号: G06F12/1027

    摘要: 本申请实施例提供了一种地址转译方法、装置、设备、存储介质及计算机程序产品。地址转译方法包括:响应于接收上游模块发送的地址转译命令,基于地址转译命令携带的虚拟地址进行命中检查,得到命中结果;将地址转译命令写入命中结果对应的缓存队列,并确定虚拟地址对应的物理地址;在至少两个缓存队列之间,按照仲裁顺序选择已确定物理地址的地址转译命令,并向已确定物理地址的地址转译命令对应的上游模块发送对应的地址反馈命令。本申请实施例通过对不同命中结果对应的各缓存队列中的地址转译命令进行并行处理,降低了缓存行命中不均匀导致的转译后备缓冲器反压上游的概率,提高了转译后备缓冲器的地址转译效率及地址转译性能。

    大模型微调方法、装置、电子设备、存储介质和程序产品

    公开(公告)号:CN118364275B

    公开(公告)日:2024-11-08

    申请号:CN202410329948.5

    申请日:2024-03-21

    IPC分类号: G06F18/214 G06N3/082

    摘要: 本公开涉及电数字数据处理技术领域,尤其涉及一种大模型微调方法、装置、电子设备、存储介质和程序产品。所述方法包括:根据目标数据处理模型对应的原参数矩阵,初始化第一参数矩阵、第二参数矩阵和第三参数矩阵;采用训练样本集对目标数据处理模型进行微调,得到更新后的第三参数矩阵;根据第一参数矩阵、第二参数矩阵和更新后的第三参数矩阵,确定目标数据处理模型对应的新增参数矩阵;根据原参数矩阵和新增参数矩阵,确定更新后的总参数矩阵。本公开在目标数据处理模型微调的过程中仅微调第三参数矩阵,从而能够显著降低训练参数量,能够解决某些场景下LoRA微调的参数量过大的问题,提高大模型的微调速度。

    异构系统性能分析的时间同步方法、系统及存储介质

    公开(公告)号:CN118860065A

    公开(公告)日:2024-10-29

    申请号:CN202410903191.6

    申请日:2024-07-05

    IPC分类号: G06F1/12 G06F15/16

    摘要: 本公开提供一种异构系统性能分析的时间同步方法,包括:执行第一操作流程,第一操作流程包括第一处理器与第二处理器完成一次信息交互的流程;获取第一操作流程中的各操作节点的时间信息,各操作节点的时间信息包括:第一处理器向与第二处理器发送读取命令时第一处理器的本地时间、第一处理器接收第二处理器的计数值时第一处理器的本地时间、第二处理器接收读取命令后读取的第二处理器的计数值;预设时间间隔后,执行第二操作流程,获取第二操作流程中各操作节点的时间信息;第二操作流程与第一操作流程执行的操作内容相同;根据第一操作流程中各操作节点的时间信息和第二操作流程中各操作节点的时间信息,获取第一处理器与第二处理器的时间差。

    数据处理方法、装置、计算装置、图形处理器和存储介质

    公开(公告)号:CN117762375B

    公开(公告)日:2024-10-29

    申请号:CN202311790497.7

    申请日:2023-12-22

    IPC分类号: G06F7/499 G06F7/483

    摘要: 本公开涉及数据处理方法、装置、计算装置、图形处理器和存储介质。该方法用于计算单元,计算单元包括运算单元和移位器,该方法包括:移位器获取运算单元输出的中间计算结果,中间计算结果为浮点数;移位器对中间计算结果的尾数进行移位处理,输出目标计算结果,目标计算结果中尾数的最低位为舍入操作对应的近似位,近似位用于运算单元对目标计算结果进行舍入操作。根据本申请实施例,可以使得运算单元处理压力降低,处理速度提高,提升了运算单元的计算效率,节省了硬件的计算资源和运算时间。

    指令处理方法、装置、系统以及电子设备

    公开(公告)号:CN118259970B

    公开(公告)日:2024-10-18

    申请号:CN202410692438.4

    申请日:2024-05-30

    IPC分类号: G06F9/38 G06F9/30

    摘要: 本公开提供了一种指令处理方法、装置、系统以及电子设备,涉及计算机技术领域。该方法包括:响应于当前执行指令的操作数地址存在修饰符标识,基于修饰符标识,检测操作数缓存区;响应于确定操作数缓存区已存储目标操作数地址对应的目标操作数,从操作数缓存区获取目标操作数,其中,目标操作数地址为带有修饰符标识的操作数地址;指令执行单元基于目标操作数处理当前执行指令。本公开提供的指令处理方法基于多条指令中操作数的重复特性,将重复的操作数缓存至缓存区,从而在后续指令执行时直接从缓存区得到该操作数,减少了对资源访问的冲突,提升了指令的执行效率。

    一种视频编码方法及装置、电子设备和存储介质

    公开(公告)号:CN118264798B

    公开(公告)日:2024-09-06

    申请号:CN202410693545.9

    申请日:2024-05-31

    摘要: 本公开涉及计算机技术领域,尤其涉及一种视频编码方法及装置、电子设备和存储介质,所述方法包括:确定多个待编码视频帧中每个待编码视频帧的图像复杂度;根据每个待编码视频帧的图像复杂度,将所述多个待编码视频帧划分为多个第一图像组,其中,每个第一图像组中包括的待编码视频帧的个数用于指示该第一图像组的长度,不同第一图像组支持具有不同的长度;根据每个第一图像组的长度,确定所述多个待编码视频帧的编码参考关系;根据所述多个待编码视频帧的编码参考关系,对所述多个待编码视频帧进行视频编码。本公开实施例可以灵活确定多个待编码视频帧的编码参考关系,有效提高视频编码图像质量。