公开(公告)号：CN1136503C

公开(公告)日：2004-01-28

申请号：CN96101114.9

申请日：1996-01-30

Applicant: TDK株式会社

Inventor： 柿沼裕二 ,  苅部浩 ,  寺崎幸夫

IPC: G06F12/02

Abstract: 一个通过闪烁存储控制器(2)与主计算机(1)相连的闪烁存储器(20，21)，所述控制器(2)具有一对数据总线(27，28)和一对缓冲存储器(22，23)。每条所述数据总线连至一个有关的闪烁存储器及一个与所述主计算机相连的有关的缓冲存储器。所述数据总线(22，23)被控制以便同时运行，从而使所述闪烁存储器以并行形式被同时访问。主计算机中的数据通过所述缓冲存储器和所述数据总线传送至所述闪烁存储器，反之亦然。

公开(公告)号：CN117813607A

公开(公告)日：2024-04-02

申请号：CN202180100896.9

申请日：2021-06-21

Applicant: TDK株式会社

Inventor： 柿沼裕二 ,  柴田龙雄

IPC: G06G7/60 ,  G11C11/54 ,  G11C11/16 ,  G06G7/16 ,  G06G7/14

Abstract: 一种驱动电路，其具备：负载电阻；可变电阻元件，其至少具有第一端子和第二端子，能够使电阻值变化；以及恒流源，其基于输入电压和所述可变电阻元件的电阻值，决定流过所述负载电阻的电流的大小，其中，将所述负载电阻的两端电压作为输出电压输出。

公开(公告)号：CN110873608A

公开(公告)日：2020-03-10

申请号：CN201910821807.4

申请日：2019-08-30

Applicant: TDK株式会社

Inventor： 太田尚城 ,  柿沼裕二 ,  原晋治 ,  青木进 ,  川森启太 ,  小村英嗣

IPC: G01J5/24

Abstract: 本发明的电阻元件阵列电路具备多根字线、多根位线、多个电阻元件、选择部、差分放大器和接地端子。多根字线与电源连接。多个电阻元件分别配置在多根字线与多根位线的多个交叉点上。选择部选择任何一根字线，并且选择任何一根位线。差分放大器包括正输入端子、负输入端子和输出端子，正输入端子与多根位线中的被选择部选择的一根选择位线连接，负输入端子与多根位线中的没有被选择部选择的非选择位线和多根字线中的没有被选择部选择的非选择字线的双方连接，输出端子与负输入端子连接。接地端子与正输入端子连接。

公开(公告)号：CN1248334A

公开(公告)日：2000-03-22

申请号：CN98802593.0

申请日：1998-12-08

Applicant: TDK株式会社

Inventor： 柿沼裕二 ,  北川浩也 ,  嶌田辉男

IPC: G06F12/02 ,  G06F12/16

CPC classification number: G11C29/765 ,  G06F12/0246

Abstract: 本发明提供具有管理主计算机与闪速存储器的数据传送的存储器管理器的闪速存储器系统。存储器管理器具有在从上述主计算机提供给闪速存储器的逻辑地址与作为闪速存储器的实际地址的物理地址之间进行变换的地址变换表。而且,地址变换表具有规定为对应于闪速存储器的最小消除单位的结构。使用这样的结构,能够实现写入/读出时间延迟少,能够以高速进行动作,能够适宜地进行不良扇区和不良比特等的管理的闪速存储器系统。

公开(公告)号：CN1156280A

公开(公告)日：1997-08-06

申请号：CN96101114.9

申请日：1996-01-30

Applicant: TDK株式会社

Inventor： 柿沼裕二 ,  苅部浩 ,  寺崎幸夫

IPC: G06F12/02

Abstract: 一个通过闪烁存储控制器(2)与主计算机(1)相连的闪烁存储器(20，21)，所述控制器(2)具有一对数据总线(27，28)和一对缓冲存储器(22，23)。每条所述数据总线连至一个有关的闪烁存储器及一个与所述主计算机相连的有关的缓冲存储器。所述数据总线(22，23)被控制以便同时运行，从而使所述闪烁存储器以并行形式被同时访问。主计算机中的数据通过所述缓冲存储器和所述数据总线传送至所述闪烁存储器，反之亦然。

公开(公告)号：CN110873608B

公开(公告)日：2021-05-14

申请号：CN201910821807.4

申请日：2019-08-30

Applicant: TDK株式会社

Inventor： 太田尚城 ,  柿沼裕二 ,  原晋治 ,  青木进 ,  川森启太 ,  小村英嗣

IPC: G01J5/24

Abstract: 本发明的电阻元件阵列电路具备多根字线、多根位线、多个电阻元件、选择部、差分放大器和接地端子。多根字线与电源连接。多个电阻元件分别配置在多根字线与多根位线的多个交叉点上。选择部选择任何一根字线，并且选择任何一根位线。差分放大器包括正输入端子、负输入端子和输出端子，正输入端子与多根位线中的被选择部选择的一根选择位线连接，负输入端子与多根位线中的没有被选择部选择的非选择位线和多根字线中的没有被选择部选择的非选择字线的双方连接，输出端子与负输入端子连接。接地端子与正输入端子连接。

公开(公告)号：CN1497601A

公开(公告)日：2004-05-19

申请号：CN03164878.9

申请日：2003-09-25

Applicant: TDK株式会社

Inventor： 江崎城一朗 ,  柿沼裕二 ,  古贺启治

IPC: G11C11/15 ,  G11C7/00

CPC classification number: G11C11/16

Abstract: 每个存储单元由一对磁存储元件构成。所述磁存储元件分别通过一对防逆电流二极管使其一端连接到读出位线而使其另一端连接到读出字线。在读出字线的接地端设置恒流电路。所述恒流电路具有固定流过读出字线的电流的功能并且由恒压发生二极管、晶体管和限流电阻器构成。

公开(公告)号：CN1248335A

公开(公告)日：2000-03-22

申请号：CN98802740.2

申请日：1998-12-08

Applicant: TDK株式会社

Inventor： 柿沼裕二 ,  北川浩也 ,  嶌田辉男

IPC: G06F12/02 ,  G06F12/16

CPC classification number: G11C29/765 ,  G06F12/0292 ,  G06F2212/2022

Abstract: 本发明的闪速存储器系统具有管理主计算机与闪速存储器的数据传送的存储器管理器,上述存储器管理器把能够从主计算机访问闪速存储器的逻辑地址与作为闪速存储器的实际地址的物理地址相互进行交换,而且作为代码在上述闪速存储器中保存有内部信息的变化,在复位以后根据上述代码的信息把内部状态复原为复位前的状态。由此,能够实现可以减小写入/读出时间的延迟,可以比较简单地进行写入动作,可以以高速进行动作,可以适宜地进行不良扇区和不良比特等的管理的闪速存储器系统。

公开(公告)号：CN100380521C

公开(公告)日：2008-04-09

申请号：CN200310119932.X

申请日：2003-11-24

Applicant: TDK株式会社

Inventor： 江崎城一朗 ,  柿沼裕二 ,  古贺启治

IPC: G11C11/15 ,  G11C7/00

CPC classification number: G11C11/16

Abstract: 一种磁存储器件包括：磁阻效应元件，磁阻效应元件包括磁敏感层，该层的磁化方向根据外部磁场而变；写线，向写线提供写电流，以便向磁敏感层施加外部磁场；以及写电流驱动电路，它包括用于控制写线中写电流的方向的电流方向控制部分以及用于将写线中的写电流量控制为恒定值的电流量控制部分。

公开(公告)号：CN1249586C

公开(公告)日：2006-04-05

申请号：CN98802740.2

申请日：1998-12-08

Applicant: TDK株式会社

Inventor： 柿沼裕二 ,  北川浩也 ,  ∴田辉男

IPC: G06F12/02 ,  G06F12/16

CPC classification number: G11C29/765 ,  G06F12/0292 ,  G06F2212/2022

Abstract: 本发明提供一种闪速存储器系统，它具有管理主系统与闪速存储器间的数据传送的存储器管理器，上述存储器管理器把能够从主系统访问闪速存储器的逻辑地址与作为闪速存储器的实际地址的物理地址相互进行交换，而且作为代码在上述闪速存储器中保存有内部信息的变化，在复位以后根据上述代码的信息把内部状态复原为复位前的状态。据此，就能实现可以减小写入/读出时间的延迟，比较简单地进行写入动作，高速地进行动作，适宜地进行不良扇区和不良比特等的管理，小型化，低成本的闪速存储器系统。