-
公开(公告)号：CN116830454A
公开(公告)日：2023-09-29
申请号：CN202280014431.6
申请日：2022-03-14
Applicant: TDK株式会社
Inventor： 户田慎一郎
IPC: H03H7/48
Abstract: 本发明的电子部件(1)包括：第一输入输出端口(11)；第二输入输出端口(12)；第三输入输出端口(13)；第一电路(21)，其为设置在第一输入输出端口(11)与第二输入输出端口(12)之间的特性阻抗转换电路的；第二电路(22)，其为设置在第一输入输出端口(11)与第三输入输出端口(13)之间的特性阻抗转换电路；以及第三电路(23)，其设置在第二输入输出端口(12)与第三输入输出端口(13)之间，具有与第一和第二电路(21、22)分别成为复共轭的关系的电路结构的。
-
公开(公告)号：CN113053667B
公开(公告)日：2022-09-16
申请号：CN202011550264.6
申请日：2020-12-24
Applicant: TDK株式会社
IPC: H01G4/40
Abstract: 防止下部电极和电感器图案与电介质膜的界面剥离且降低电感器图案的电阻值。电子部件(1)具有：包含为下部电极的导体图案(15)和为第一电感器图案的导体图案(16)的导体层(M1)；覆盖导体图案(15)的电介质膜(4)；隔着电介质膜(4)层叠于下部电极且为上部电极的导体图案(18)；覆盖导体层(M1)、电介质膜(4)和导体图案(18)的绝缘层(6)；设置于绝缘层(6)上且包含为第二电感器图案的导体图案(26)的导体层(M2)，导体图案(16)、(26)经由贯通绝缘层(6)设置的通孔导体并联连接。由于第一和第二电感器图案并联连接，可防止下部电极和电感器图案与电介质膜的界面剥离且降低电感器图案的电阻值。
-
Patent Agency Ranking
公开(公告)号：CN1591965A
公开(公告)日：2005-03-09
申请号：CN200410076901.5
申请日：2004-09-03
Applicant: TDK株式会社
CPC classification number: H01P1/20345 , H01P5/10
Abstract: 层叠型带通滤波器包含：不平衡输入端，两个平衡输出端，以及设置在不平衡输入端与两个平衡输出端之间的带通滤波部分。带通滤波器部分包含分别由TEM线路构成的多个谐振器。另外，层叠型带通滤波器还包含用于集成多个谐振器的多层基片。作为谐振器，带通滤波器部分包含输入谐振器和由两端开路的1/2波长谐振器构成的平衡输出用1/2波长谐振器。不平衡输入端通过电容器连接到谐振器，各平衡输出端分别通过电容器连接到谐振器。
-
公开(公告)号：CN113053667A
公开(公告)日：2021-06-29
申请号：CN202011550264.6
申请日：2020-12-24
Applicant: TDK株式会社
IPC: H01G4/40
Abstract: 防止下部电极和电感器图案与电介质膜的界面剥离且降低电感器图案的电阻值。电子部件(1)具有：包含为下部电极的导体图案(15)和为第一电感器图案的导体图案(16)的导体层(M1)；覆盖导体图案(15)的电介质膜(4)；隔着电介质膜(4)层叠于下部电极且为上部电极的导体图案(18)；覆盖导体层(M1)、电介质膜(4)和导体图案(18)的绝缘层(6)；设置于绝缘层(6)上且包含为第二电感器图案的导体图案(26)的导体层(M2)，导体图案(16)、(26)经由贯通绝缘层(6)设置的通孔导体并联连接。由于第一和第二电感器图案并联连接，可防止下部电极和电感器图案与电介质膜的界面剥离且降低电感器图案的电阻值。
-
-
-
公开(公告)号：CN1591965B
公开(公告)日：2010-08-11
申请号：CN200410076901.5
申请日：2004-09-03
Applicant: TDK株式会社
CPC classification number: H01P1/20345 , H01P5/10
Abstract: 层叠型带通滤波器包含：不平衡输入端，两个平衡输出端，以及设置在不平衡输入端与两个平衡输出端之间的带通滤波部分。带通滤波器部分包含分别由TEM线路构成的多个谐振器。另外，层叠型带通滤波器还包含用于集成多个谐振器的多层基片。作为谐振器，带通滤波器部分包含输入谐振器和由两端开路的1/2波长谐振器构成的平衡输出用1/2波长谐振器。不平衡输入端通过电容器连接到谐振器，各平衡输出端分别通过电容器连接到谐振器。
-
-
-
-
-
-
Search Results
7
records
(took 0.019 seconds)
