-
公开(公告)号：CN114616556A
公开(公告)日：2022-06-10
申请号：CN202080076307.3
申请日：2020-10-01
Applicant: 高通股份有限公司
IPC: G06F13/16 , G06F12/06 , G06F12/02 , G06F12/1018 , G06F12/0864
Abstract: 可以通过增加存储体组和存储体交错来提高SDRAM系统中的存储器利用率。存储体组交错和存储体交错可以通过存储器控制器生成其中存储体组地址位相较于物理存储器地址的MSB更靠近LSB被定位的物理存储器地址来增加。替代地，或者除了以这种方式定位存储体组地址位之外，还可以通过将物理存储器地址的存储体组地址位和存储体地址位与初始的物理存储器地址的行地址位进行散列处理来增加存储体组交错和存储体交错。存储列地址位也可以被包含在该散列处理中。
-
公开(公告)号：CN117222989B
公开(公告)日：2025-02-18
申请号：CN202280028609.2
申请日：2022-03-14
Applicant: 高通股份有限公司
Inventor： A·阿蒂埃里 , R·K·古普塔 , S·帕拉查拉 , K·布勒 , L·R·摩尔 , C·斯皮塔勒 , S·辛格亥 , S·托祖尔 , G·图玛拉 , C·阿瓦纳 , S·金德 , S·M·哈森 , J-J·勒克莱 , L·芬奇
IPC: G06F12/121
Abstract: 数据高速缓存可以包括将与DRAM事务请求相关联的数据存储在以与DRAM存储库、存储库组和存储体组织相对应的方式而组织的数据存储结构中。可以通过在数据存储结构中进行选择来选择数据以传送到DRAM。
-
公开(公告)号：CN114616556B
公开(公告)日：2024-07-09
申请号：CN202080076307.3
申请日：2020-10-01
Applicant: 高通股份有限公司
IPC: G06F13/16 , G06F12/06 , G06F12/02 , G06F12/1018 , G06F12/0864
Abstract: 可以通过增加存储体组和存储体交错来提高SDRAM系统中的存储器利用率。存储体组交错和存储体交错可以通过存储器控制器生成其中存储体组地址位相较于物理存储器地址的MSB更靠近LSB被定位的物理存储器地址来增加。替代地，或者除了以这种方式定位存储体组地址位之外，还可以通过将物理存储器地址的存储体组地址位和存储体地址位与初始的物理存储器地址的行地址位进行散列处理来增加存储体组交错和存储体交错。存储列地址位也可以被包含在该散列处理中。
-
公开(公告)号：CN117222989A
公开(公告)日：2023-12-12
申请号：CN202280028609.2
申请日：2022-03-14
Applicant: 高通股份有限公司
Inventor： A·阿蒂埃里 , R·K·古普塔 , S·帕拉查拉 , K·布勒 , L·R·摩尔 , C·斯皮塔勒 , S·辛格亥 , S·托祖尔 , G·图玛拉 , C·阿瓦纳 , S·金德 , S·M·哈森 , J-J·勒克莱 , L·芬奇
IPC: G06F12/121
Abstract: 数据高速缓存可以包括将与DRAM事务请求相关联的数据存储在以与DRAM存储库、存储库组和存储体组织相对应的方式而组织的数据存储结构中。可以通过在数据存储结构中进行选择来选择数据以传送到DRAM。
-
-
-
Search Results
4
records
(took 0.063 seconds)
