-
公开(公告)号：CN101821712A
公开(公告)日：2010-09-01
申请号：CN200880111057.1
申请日：2008-09-04
申请人： 高通股份有限公司
发明人： 阿贾伊·阿南塔·英格尔 , 卢奇安·科德雷斯库 , 苏雷什·文库马洪蒂
IPC分类号： G06F9/38
CPC分类号： G06F9/3851 , G06F9/3867
摘要： 本发明揭示一种装置，其包含具有用于执行指令的多个级的指令执行管线。所述装置还包含耦合到所述指令执行管线的控制逻辑电路。所述控制逻辑电路适于在指令执行期间跳过所述指令执行管线的至少一个级。所述控制逻辑电路还适于在经解码指令的执行期间执行至少一个非跳过的级。
-
公开(公告)号：CN106716538A
公开(公告)日：2017-05-24
申请号：CN201580049316.2
申请日：2015-09-11
申请人： 高通股份有限公司
IPC分类号： G11C8/16 , G11C11/412 , G11C8/08
CPC分类号： G11C11/419 , G11C8/08 , G11C8/16 , G11C11/412
摘要： 一种位于静态随机存取存储器SRAM装置中的多端口混合型全摆幅/低摆幅存储器电路包括：第一字线驱动器，所述第一字线驱动器包括读取字线驱动器；第二字线驱动器，所述第二字线驱动器包括读取字线驱动器抑或读取/写入字线驱动器；存储器单元，所述存储器单元耦合到所述第一和第二字线驱动器；读出放大器，所述读出放大器耦合到所述存储器单元；以及锁存器，所述锁存器耦合到所述存储器单元。所述存储器电路能够达成高速低摆幅或低速全摆幅操作，同时避免对于集成电路上的大电路面积的需要。
-
公开(公告)号：CN101809537B
公开(公告)日：2014-10-22
申请号：CN200880109732.7
申请日：2008-09-12
申请人： 高通股份有限公司
CPC分类号： G06F9/3851 , G06F9/30123 , G06F9/30141 , G06F13/4252 , Y02D10/14 , Y02D10/151
摘要： 本发明包含一种多线程处理器，其包含与第一线程相关联的第一寄存器堆以及与第二线程相关联的第二寄存器堆。至少一个硬件资源由所述第一和第二寄存器堆共享。另外，所述第一线程可具有不与所述第二线程连续的管线存取位置。本发明还揭示一种存取多个寄存器堆的方法。所述方法包含从第一寄存器堆读取数据，同时从第二寄存器堆读取数据。所述第一寄存器堆与第一指令流相关联，且所述第二寄存器堆与第二指令流相关联。在处理器的执行管线中，所述第一指令流与所述第二指令流是连续的，且所述第一寄存器堆相对于所述第二寄存器堆在非邻近位置中。
-
公开(公告)号：CN101809537A
公开(公告)日：2010-08-18
申请号：CN200880109732.7
申请日：2008-09-12
申请人： 高通股份有限公司
CPC分类号： G06F9/3851 , G06F9/30123 , G06F9/30141 , G06F13/4252 , Y02D10/14 , Y02D10/151
摘要： 本发明包含一种多线程处理器，其包含与第一线程相关联的第一寄存器堆以及与第二线程相关联的第二寄存器堆。至少一个硬件资源由所述第一和第二寄存器堆共享。另外，所述第一线程可具有不与所述第二线程连续的管线存取位置。本发明还揭示一种存取多个寄存器堆的方法。所述方法包含从第一寄存器堆读取数据，同时从第二寄存器堆读取数据。所述第一寄存器堆与第一指令流相关联，且所述第二寄存器堆与第二指令流相关联。在处理器的执行管线中，所述第一指令流与所述第二指令流是连续的，且所述第一寄存器堆相对于所述第二寄存器堆在非邻近位置中。
-
公开(公告)号：CN101821712B
公开(公告)日：2014-11-12
申请号：CN200880111057.1
申请日：2008-09-04
申请人： 高通股份有限公司
发明人： 阿贾伊·阿南塔·英格尔 , 卢奇安·科德雷斯库 , 苏雷什·文库马洪蒂
IPC分类号： G06F9/38
CPC分类号： G06F9/3851 , G06F9/3867
摘要： 本发明揭示一种装置，其包含具有用于执行指令的多个级的指令执行管线。所述装置还包含耦合到所述指令执行管线的控制逻辑电路。所述控制逻辑电路适于在指令执行期间跳过所述指令执行管线的至少一个级。所述控制逻辑电路还适于在经解码指令的执行期间执行至少一个非跳过的级。
-
公开(公告)号：CN103226465A
公开(公告)日：2013-07-31
申请号：CN201310122677.8
申请日：2008-09-12
申请人： 高通股份有限公司
CPC分类号： G06F9/3851 , G06F9/30123 , G06F9/30141 , G06F13/4252 , Y02D10/14 , Y02D10/151
摘要： 本发明公开了用于管线式处理的寄存器堆系统和方法。本发明包含一种多线程处理器，其包含与第一线程相关联的第一寄存器堆以及与第二线程相关联的第二寄存器堆。至少一个硬件资源由所述第一和第二寄存器堆共享。另外，所述第一线程可具有不与所述第二线程连续的管线存取位置。本发明还揭示一种存取多个寄存器堆的方法。所述方法包含从第一寄存器堆读取数据，同时从第二寄存器堆读取数据。所述第一寄存器堆与第一指令流相关联，且所述第二寄存器堆与第二指令流相关联。在处理器的执行管线中，所述第一指令流与所述第二指令流是连续的，且所述第一寄存器堆相对于所述第二寄存器堆在非邻近位置中。
-
公开(公告)号：CN102937936A
公开(公告)日：2013-02-20
申请号：CN201210223636.3
申请日：2008-09-10
申请人： 高通股份有限公司
CPC分类号： G06F12/0864 , G06F9/3806 , G06F9/381 , G06F9/3814 , G06F2212/1016 , G06F2212/1028 , G06F2212/171 , G06F2212/452 , G06F2212/6082 , Y02D10/13
摘要： 本发明揭示一种使用n路高速缓冲存储器的系统和方法。在一实施例中，一种方法包含确定存储在高速缓冲存储器中的第一指令的第一路，且将所述第一路存储在路列表中。所述方法还包含确定存储在所述高速缓冲存储器中的第二指令的第二路，且将所述第二路存储在所述路列表中。在一实施例中，所述第一路可用于存取含有所述第一指令的第一高速缓冲存储器线，且所述第二路可用于存取含有所述第二指令的第二高速缓冲存储器线。
-
公开(公告)号：CN101809547A
公开(公告)日：2010-08-18
申请号：CN200880109441.8
申请日：2008-09-10
申请人： 高通股份有限公司
CPC分类号： G06F12/0864 , G06F9/3806 , G06F9/381 , G06F9/3814 , G06F2212/1016 , G06F2212/1028 , G06F2212/171 , G06F2212/452 , G06F2212/6082 , Y02D10/13
摘要： 本发明揭示一种使用n路高速缓冲存储器的系统和方法。在一实施例中，一种方法包含确定存储在高速缓冲存储器中的第一指令的第一路，且将所述第一路存储在路列表中。所述方法还包含确定存储在所述高速缓冲存储器中的第二指令的第二路，且将所述第二路存储在所述路列表中。在一实施例中，所述第一路可用于存取含有所述第一指令的第一高速缓冲存储器线，且所述第二路可用于存取含有所述第二指令的第二高速缓冲存储器线。
-
公开(公告)号：CN106716538B
公开(公告)日：2019-05-28
申请号：CN201580049316.2
申请日：2015-09-11
申请人： 高通股份有限公司
IPC分类号： G11C8/16 , G11C11/412 , G11C8/08
CPC分类号： G11C11/419 , G11C8/08 , G11C8/16 , G11C11/412
摘要： 一种位于静态随机存取存储器SRAM装置中的多端口混合型全摆幅/低摆幅存储器电路包括：第一字线驱动器，所述第一字线驱动器包括读取字线驱动器；第二字线驱动器，所述第二字线驱动器包括读取字线驱动器抑或读取/写入字线驱动器；存储器单元，所述存储器单元耦合到所述第一和第二字线驱动器；读出放大器，所述读出放大器耦合到所述存储器单元；以及锁存器，所述锁存器耦合到所述存储器单元。所述存储器电路能够达成高速低摆幅或低速全摆幅操作，同时避免对于集成电路上的大电路面积的需要。
-
公开(公告)号：CN103226465B
公开(公告)日：2016-05-11
申请号：CN201310122677.8
申请日：2008-09-12
申请人： 高通股份有限公司
CPC分类号： G06F9/3851 , G06F9/30123 , G06F9/30141 , G06F13/4252 , Y02D10/14 , Y02D10/151
摘要： 本发明公开了用于管线式处理的寄存器堆系统和方法。本发明包含一种多线程处理器，其包含与第一线程相关联的第一寄存器堆以及与第二线程相关联的第二寄存器堆。至少一个硬件资源由所述第一和第二寄存器堆共享。另外，所述第一线程可具有不与所述第二线程连续的管线存取位置。本发明还揭示一种存取多个寄存器堆的方法。所述方法包含从第一寄存器堆读取数据，同时从第二寄存器堆读取数据。所述第一寄存器堆与第一指令流相关联，且所述第二寄存器堆与第二指令流相关联。在处理器的执行管线中，所述第一指令流与所述第二指令流是连续的，且所述第一寄存器堆相对于所述第二寄存器堆在非邻近位置中。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.028 秒)
