-
公开(公告)号：CN1954338B
公开(公告)日：2011-07-06
申请号：CN200580015437.1
申请日：2005-05-14
Applicant: 辉达公司
CPC classification number: G06T15/005
Abstract: 本文描述一种像素处理方法，其包含：在一图形管线的一管级处存取像素包信息；确定此信息是否有助于一图像显示呈现；使所述信息与一像素包状态指示符相关联以确认所述像素包信息是否有助于所述图像显示呈现。
-
公开(公告)号：CN1954356B
公开(公告)日：2011-06-22
申请号：CN200580015435.2
申请日：2005-05-14
Applicant: 辉达公司
CPC classification number: G06F12/0875 , G06T1/60 , G06T15/005
Abstract: 本发明提供一种用于在一3-D图形管线中的一包括一般高速缓冲存储器的数据写入单元的系统和方法。具体地说，在一个实施例中，一数据写入单元包括一第一存储器、复数个高速缓冲存储器和一数据写入电路。
-
公开(公告)号：CN101053013A
公开(公告)日：2007-10-10
申请号：CN200580014787.6
申请日：2005-05-13
Applicant: 辉达公司
IPC: G09G5/37
CPC classification number: G06T15/005 , G06F9/3001 , G06F9/30025 , G06T1/20
Abstract: 一种图形处理器具有一可编程算术逻辑单元(ALU)级，所述可编程算术逻辑单元(ALU)级能够对处理像素包进行标量算术操作。可采用改进动态范围的S1.8格式或一不同的数据格式格式化像素包中的操作数。可将所述图形处理器建构为可配置图形管线。在一种建构方案中，分配器耦合一图形管线的元件以允许响应于来自主机的命令而重新配置通过所述管线的像素包的处理流。可配置测试点选择器可用于监视所述图形管线的分接点的一选定子集，并对与分接点的所述子集的每一分接点相关联的至少一个状态的统计数字进行计数。可将像素分配为偶数像素或奇数像素，且接着使奇数和偶数像素的像素包交错以考虑ALU等待时间。在一种建构方案中，数据包触发所述图形管线的一元件以发现一识别符。
-
Patent Agency Ranking
公开(公告)号：CN1954338A
公开(公告)日：2007-04-25
申请号：CN200580015437.1
申请日：2005-05-14
Applicant: 辉达公司
CPC classification number: G06T15/005
Abstract: 本文描述一种像素处理方法，其包含：在一图形管线的一管级处存取像素包信息；确定此信息是否有助于一图像显示呈现；使所述信息与一像素包状态指示符相关联以确认所述像素包信息是否有助于所述图像显示呈现。
-
公开(公告)号：CN101091203B
公开(公告)日：2010-05-26
申请号：CN200580015438.6
申请日：2005-05-13
Applicant: 辉达公司
IPC: G09G5/00
CPC classification number: G06T15/40 , G06F9/3867 , G06F9/3869 , G06T15/005 , G06T2200/28
Abstract: 本发明提供一种像素处理系统和方法，其允许使用一包括减少的门数和低功率操作的浅图形管线来渲染复杂三维图像。像素包信息包括在一单个统一数据提取级中检索到的像素表面属性值。确定所述像素包信息是否有助于一图像显示呈现(例如，可执行Z值的一深度比较)。根据所述确定的结果来处理所述像素包信息处理。如果所述像素表面属性值被遮蔽，那么就移除所述像素表面属性值和像素包信息不对其进行进一步处理。在一个示范性实施方案中，所述像素包包括复数个行，且为所述复数个行协调所述处理。若干下游管级中的任一者可去除所述被遮蔽像素信息，并响应于所述去除，可通知一门监(gatekeeper)管级所述宽松度增加，使得可允许更多像素进入所述管线中。
-
公开(公告)号：CN101091203A
公开(公告)日：2007-12-19
申请号：CN200580015438.6
申请日：2005-05-13
Applicant: 辉达公司
IPC: G09G5/00
CPC classification number: G06T15/40 , G06F9/3867 , G06F9/3869 , G06T15/005 , G06T2200/28
Abstract: 本发明提供一种像素处理系统和方法，其允许使用一包括减少的门数和低功率操作的浅图形管线来渲染复杂三维图像。像素包信息包括在一单个统一数据提取级中检索到的像素表面属性值。确定所述像素包信息是否有助于一图像显示呈现(例如，可执行Z值的一深度比较)。根据所述确定的结果来处理所述像素包信息处理。如果所述像素表面属性值被遮蔽，那么就移除所述像素表面属性值和像素包信息不对其进行进一步处理。在一个示范性实施方案中，所述像素包包括复数个行，且为所述复数个行协调所述处理。若干下游管级中的任一者可去除所述被遮蔽像素信息，并响应于所述去除，可通知一门监(gatekeeper)管级所述宽松度增加，使得可允许更多像素进入所述管线中。
-
公开(公告)号：CN101053013B
公开(公告)日：2010-04-07
申请号：CN200580014787.6
申请日：2005-05-13
Applicant: 辉达公司
IPC: G09G5/37
CPC classification number: G06T15/005 , G06F9/3001 , G06F9/30025 , G06T1/20
Abstract: 一种图形处理器具有一可编程算术逻辑单元(ALU)级，所述可编程算术逻辑单元(ALU)级能够对处理像素包进行标量算术操作。可采用改进动态范围的S1.8格式或一不同的数据格式格式化像素包中的操作数。可将所述图形处理器建构为可配置图形管线。在一种建构方案中，分配器耦合一图形管线的元件以允许响应于来自主机的命令而重新配置通过所述管线的像素包的处理流。可配置测试点选择器可用于监视所述图形管线的分接点的一选定子集，并对与分接点的所述子集的每一分接点相关联的至少一个状态的统计数字进行计数。可将像素分配为偶数像素或奇数像素，且接着使奇数和偶数像素的像素包交错以考虑ALU等待时间。在一种建构方案中，数据包触发所述图形管线的一元件以发现一识别符。
-
公开(公告)号：CN1954356A
公开(公告)日：2007-04-25
申请号：CN200580015435.2
申请日：2005-05-14
Applicant: 辉达公司
CPC classification number: G06F12/0875 , G06T1/60 , G06T15/005
Abstract: 本发明提供一种用于在一3－D图形管线中的一包括一般高速缓冲存储器的数据写入单元的系统和方法。具体地说，在一个实施例中，一数据写入单元包括一第一存储器、复数个高速缓冲存储器和一数据写入电路。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.026 seconds)
