-
公开(公告)号：CN113687871B
公开(公告)日：2024-05-03
申请号：CN202110591311.X
申请日：2021-05-28
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种星载微处理器启动防死锁方法，在地面时，在卫星上选择一个星上设备，在其PROM中预存启动软件，NorFlash上预存初始程序；卫星上天后，地面通过上行遥控通道向星载数据管理设备发送版本指示指令；星载数据管理设备在1秒内向星上设备发送4次复位脉冲；星上设备的FPGA软件根据接收的复位脉冲数在与启动软件版本指示握手区写入加载程序版本的指示信息；据此以按位三取二检错纠错的方式读取并组合出一份正确的待加载程序加载到SRAM中程序运行区，并跳转PC指针到加载目标地址处启动程序运行。本发明同时提供一种星载微处理器启动防死锁装置。本发明极大程度地提高了加载的可靠性，并彻底解决了启动死锁的可能。
-
Patent Agency Ranking
公开(公告)号：CN111399532A
公开(公告)日：2020-07-10
申请号：CN201911368956.6
申请日：2019-12-26
Applicant: 西安空间无线电技术研究所
IPC: G05D1/10
Abstract: 一种遥感卫星上注指令集参数在轨控制方法，通过于待控制的星载设备上预存指令集与指令块集，并根据上注的触发指令于指令集中进行直接读取与执行的方式，无需在轨上注，节约了有限的过境时间内上注信道资源，同时采用了根据触发指令解读指令的方法，能够执行任意长度和任意组合的指令序列，有效地避免了因注入而带来的信道误码、注入数据错误等各种不确定性故障，指令读取与执行效率更高。
-
公开(公告)号：CN103220168B
公开(公告)日：2015-11-25
申请号：CN201310108509.3
申请日：2013-03-29
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于定长协议数据包长度异常的处理方法；首先将输入的数据流同步后，通过有序的写调度，将数据包依次写入一组双端口RAM中，实现将长包截短的处理；然后通过有序的读调度，将数据包从双端口RAM中读出，实现将短包补长的处理。根据不同的应用场合，通过增加双端口RAM的块数或提高读取双端口RAM中数据的速度，可以有效提高抵抗短包错误的性能。本发明采用的一种基于定长协议数据包长度异常的处理方法，可以适应不同长度错误情况下的数据包定长处理，最大程度地保留了长度异常的数据包中的有效数据，而不是简单的丢弃；本方法简单实用，易于在FPGA或ASIC上实现。
-
公开(公告)号：CN111399532B
公开(公告)日：2023-03-10
申请号：CN201911368956.6
申请日：2019-12-26
Applicant: 西安空间无线电技术研究所
IPC: G05D1/10
Abstract: 一种遥感卫星上注指令集参数在轨控制方法，通过于待控制的星载设备上预存指令集与指令块集，并根据上注的触发指令于指令集中进行直接读取与执行的方式，无需在轨上注，节约了有限的过境时间内上注信道资源，同时采用了根据触发指令解读指令的方法，能够执行任意长度和任意组合的指令序列，有效地避免了因注入而带来的信道误码、注入数据错误等各种不确定性故障，指令读取与执行效率更高。
-
公开(公告)号：CN113687871A
公开(公告)日：2021-11-23
申请号：CN202110591311.X
申请日：2021-05-28
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种星载微处理器启动防死锁方法，在地面时，在卫星上选择一个星上设备，在其PROM中预存启动软件，NorFlash上预存初始程序；卫星上天后，地面通过上行遥控通道向星载数据管理设备发送版本指示指令；星载数据管理设备在1秒内向星上设备发送4次复位脉冲；星上设备的FPGA软件根据接收的复位脉冲数在与启动软件版本指示握手区写入加载程序版本的指示信息；据此以按位三取二检错纠错的方式读取并组合出一份正确的待加载程序加载到SRAM中程序运行区，并跳转PC指针到加载目标地址处启动程序运行。本发明同时提供一种星载微处理器启动防死锁装置。本发明极大程度地提高了加载的可靠性，并彻底解决了启动死锁的可能。
-
公开(公告)号：CN103220168A
公开(公告)日：2013-07-24
申请号：CN201310108509.3
申请日：2013-03-29
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于定长协议数据包长度异常的处理方法；首先将输入的数据流同步后，通过有序的写调度，将数据包依次写入一组双端口RAM中，实现将长包截短的处理；然后通过有序的读调度，将数据包从双端口RAM中读出，实现将短包补长的处理。根据不同的应用场合，通过增加双端口RAM的块数或提高读取双端口RAM中数据的速度，可以有效提高抵抗短包错误的性能。本发明采用的一种基于定长协议数据包长度异常的处理方法，可以适应不同长度错误情况下的数据包定长处理，最大程度地保留了长度异常的数据包中的有效数据，而不是简单的丢弃；本方法简单实用，易于在FPGA或ASIC上实现。
-
-
-
-
-
Search Results
6
records
(took 0.021 seconds)
