-
公开(公告)号：CN119276407A
公开(公告)日：2025-01-07
申请号：CN202411286051.5
申请日：2024-09-13
Applicant: 西安空间无线电技术研究所
IPC: H04J3/06
Abstract: 本发明涉及一种适用于高速数传调制的自适应DAC同步装置和方法，该方法通过固定其中一片DAC芯片的SYNC信号的相位，遍历调整另一片DAC芯片的SYNC信号的相位，同时对DAC芯片的输出时钟相位进行鉴相，找出使两片DAC芯片输出时钟同步时SYNC信号之间的相位差，按照该相位差输出两片DAC芯片的SYNC信号，从而实现两片DAC芯片的采样时钟同步。
-
公开(公告)号：CN113708764B
公开(公告)日：2023-12-12
申请号：CN202110871509.3
申请日：2021-07-30
Applicant: 西安空间无线电技术研究所
IPC: H03M1/12
Abstract: 本发明公开了一种基于FPGA的多片高速DAC同步系统，包括：同步检测模块，用于对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号；以及，生成并输出相位调整信号；DAC复位模块，用于复位信号RST的产生与相位调整；数据相位调整模块，用于根据相位调整信号对各高速DAC器件的输入数据进行相位调整；采样时钟产生模块，用于产生各高速DAC器件的采样时钟和FPGA的数据时钟；高速DAC器件，用于在相位调整后的复位信号的驱动下进行复位；以及，在采样时钟控制下，对相位调整后的输入数据进行数模转换后输出。本发明实现了多片高速DAC器件的快速同步，实时保证高速DAC器件对输入数据的正确采样。
-
公开(公告)号：CN117856865A
公开(公告)日：2024-04-09
申请号：CN202311798788.0
申请日：2023-12-25
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185 , H04L1/00 , G06F30/337
Abstract: 本发明提供了一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化方法，该中继终端星载ASIC芯片的LDPC T1码编码资源优化方法，包括：RAM读写控制模块、RAM调用模块、组帧模块、数据接收模块。RAM用于对接收模块处理后的待编码数据进行存储；RAM读写控制模块根据LDPC T1码指定码长和指定信息序列长度的编码需求产生对RAM的读写地址及读写使能信号；RAM调用模块根据目前状态对例化RAM进行调用，RAM大小为64b，输入输出数据位宽均为1位；组帧模块对RAM输出后的数据进行格式编排；针对以上RAM大小和数量，ASIC设计时采用底层寄存器搭建RAM的方式。
-
公开(公告)号：CN116318340A
公开(公告)日：2023-06-23
申请号：CN202310154263.7
申请日：2023-02-22
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185 , H04L49/111 , H04L49/901 , G06F5/06 , G06F12/0866
Abstract: 本申请涉及一种基于请求链路的星载多通道多速率高速数据接口系统，包括：第一级FIFO缓存，多个第二级FIFO缓存，第一级FIFO缓存通过时分的方式向多个第二级FIFO缓存传输数据，每个时隙对应一个第二级FIFO缓存，每个时隙内根据各个第二级FIFO缓存的将满状态确定是否向各个第二级FIFO缓存写数。本申请在请求链路下，使用两级FIFO缓存进行数据缓存，通过状态检测模块分时检测各个第二级FIFO缓存将满标志的方式，实现对单通道输入数据进行通道转发、基带处理、数模转换等功能，提升了星载数传系统的集成度。
-
公开(公告)号：CN113708764A
公开(公告)日：2021-11-26
申请号：CN202110871509.3
申请日：2021-07-30
Applicant: 西安空间无线电技术研究所
IPC: H03M1/12
Abstract: 本发明公开了一种基于FPGA的多片高速DAC同步系统，包括：同步检测模块，用于对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号；以及，生成并输出相位调整信号；DAC复位模块，用于复位信号RST的产生与相位调整；数据相位调整模块，用于根据相位调整信号对各高速DAC器件的输入数据进行相位调整；采样时钟产生模块，用于产生各高速DAC器件的采样时钟和FPGA的数据时钟；高速DAC器件，用于在相位调整后的复位信号的驱动下进行复位；以及，在采样时钟控制下，对相位调整后的输入数据进行数模转换后输出。本发明实现了多片高速DAC器件的快速同步，实时保证高速DAC器件对输入数据的正确采样。
-
Patent Agency Ranking
公开(公告)号：CN116938258A
公开(公告)日：2023-10-24
申请号：CN202310620830.3
申请日：2023-05-29
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种高编码增益的缩短LDPC译码方法及系统，其中，该方法包括：初始化信道接收对数似然比信息和校验节点向变量节点传递的外信息；以初始化得到的信道接收对数似然比信息和校验节点向变量节点传递的外信息为首次迭代输入，进行迭代译码计算，得到码字判决结果；将码字判决结果作为译码结果输出。本发明提高了译码的准确性和译码的收敛速度。
-
公开(公告)号：CN116248135A
公开(公告)日：2023-06-09
申请号：CN202310146117.X
申请日：2023-02-21
Applicant: 西安空间无线电技术研究所
Abstract: 本申请涉及一种星载X频段小型化数传发射机，包括：FPGA模块、高速DAC模块、X频段带通滤波器和X频段放大器；利用高速DAC输出的镜像频率产生X频段调制信号，在产生X频段调制信号时，不再需要微波调制上变频模块以及调制上变频所需的本振信号，利用DAC输出信号中的镜像频率直接产生X频段的调制信号，极大提升了系统的集成度，降低了硬件成本，在单机重量和整机集成度等方面和传统方案相比具有明显的优势。
-
公开(公告)号：CN116248135B
公开(公告)日：2025-04-04
申请号：CN202310146117.X
申请日：2023-02-21
Applicant: 西安空间无线电技术研究所
Abstract: 本申请涉及一种星载X频段小型化数传发射机，包括：FPGA模块、高速DAC模块、X频段带通滤波器和X频段放大器；利用高速DAC输出的镜像频率产生X频段调制信号，在产生X频段调制信号时，不再需要微波调制上变频模块以及调制上变频所需的本振信号，利用DAC输出信号中的镜像频率直接产生X频段的调制信号，极大提升了系统的集成度，降低了硬件成本，在单机重量和整机集成度等方面和传统方案相比具有明显的优势。
-
公开(公告)号：CN116155352B
公开(公告)日：2024-05-31
申请号：CN202310065965.8
申请日：2023-01-14
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185
Abstract: 本发明提供了一种星载功率捷变控制电路系统及控制方法，包括：电调衰减控制模块，用于对信号进行功率衰减调节。检波电路模块，用于对输入信号进行检波，经过运放进行放大处理，选择合适放大电压进入后续模块。功率判决模块和功率基准模块，用于进行链路功率变化判决调整以及通过基准电压的变化对信号功率进行捷变控制。功率控制模块，用于对电调衰减控制模块进行衰减量调整。本发明提出的捷变控制电路能够有效控制射频环路内功率变化，保证输出信号功率的稳定性，工程实测能够将调制信号高低温下输出功率变化控制在1dB以内，解决了星载产品在严酷的高低温环境下，功率变化的问题。
-
公开(公告)号：CN117155450A
公开(公告)日：2023-12-01
申请号：CN202310939470.3
申请日：2023-07-27
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种卫星星地传输信号对消方法，包括获取离散传输信号，计算离散传输信号功率并得到粗略起始时刻k0；生成离散找头参考信号，利用离散找头参考信号搜索离散传输信号的多普勒频移粗略估计值和精确起始时刻；将离散传输信号均分为p段，计为Si(n),i＝1～p，生成每段相对应的离散参考信号Ri(n)，计算每段的相移误差计算各段离散参考信号对应的多普勒频偏最优值fdbesti，根据 和fdbesti得到序列Rnewi(n)；计算幅度系数dAbesti，利用dAbesti和Rnewi(n)得到Rfinali(n)，将每段Si(n)与Rfinali(n)相减，完成对消后的星地传输信号。本发明在降低运算复杂度的同时提高了误差估计精度，实现了星地传输信号的高精度对消。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.027 seconds)
