-
公开(公告)号：CN117639786A
公开(公告)日：2024-03-01
申请号：CN202311583316.3
申请日：2023-11-24
申请人： 西安电子科技大学芜湖研究院
摘要： 本发明公开了一种有源噪声整形逐次逼近型模数转换器及其控制方法，其中的器件包括：开关电容阵列，用于采样输入电压，并逐次分配其中各个电容的顶极板的电压以逼近输入电压；还用于在逐次逼近结束后，将各电容的顶极板的电压切换为全分别率的余差电压；整形比较电路，包括采样电容、预放大器、积分电容、存储电容和锁存器，整形比较电路具有预放大器、存储电容和锁存器依次连接后与逻辑控制器相连接的比较量化状态，以及采样电容与各电容的顶极板相连接的余差采样状态，以及采样电容依次与预放大器和存储电容相连接，积分电容跨接于预放大器的输入端和输出端之间的余差积分状态。本发明中的器件，版图较小、功耗较低、精度较高。
-
公开(公告)号：CN117200793A
公开(公告)日：2023-12-08
申请号：CN202311045142.5
申请日：2023-08-17
申请人： 西安电子科技大学芜湖研究院
摘要： 本发明公开了一种逐次逼近型模数转换器的版图结构，包括：第一电容阵列版图区和第二电容阵列版图区，二者合成一个矩形版图区；第一开关阵列版图区和第二开关阵列版图区，分别对称设置于矩形版图区的两个长边外；环线版图区，呈U型环结构环绕矩形版图区，且U型环结构的两臂分别覆盖第一开关阵列版图区和第二开关阵列版图区；控制逻辑版图区、锁存器版图区和预放大器版图区，均设置于U型环结构外侧，并对应于U型环结构开口设置；模拟输入输出版图区，设置于U型环结构外侧，并对应于U型环结构的底部设置；数字输入输出版图区，设置于控制逻辑版图区的远离预放大器版图区的一侧。本发明中的结构，能够提高逐次逼近型模数转换器的数据转换精度。
-
公开(公告)号：CN117833848A
公开(公告)日：2024-04-05
申请号：CN202410023372.X
申请日：2024-01-05
申请人： 西安电子科技大学芜湖研究院 , 西安电子科技大学
摘要： 本发明涉及一种基于电容堆叠的滤波器，包括：输入驱动电路、积分电路和电容堆叠电路；所述输入驱动电路的输入端接入差分输入信号，所述输入驱动电路的差分输出端连接所述积分电路的差分输入端；所述积分电路的差分输出端连接所述电容堆叠电路的差分输入端；所述积分电路还接入共模电压VCM、时钟信号RSTN、时钟信号φ1和时钟信号φ2；所述电容堆叠电路还接入所述共模电压VCM、时钟信号φ3和时钟信号φ4。上述方案以输入驱动电路的方式采集剩余电压，避免了电容直接相连因电容分压造成的误差，并以电容连接共模电压的方式取代接地，减小了电压变化幅度，提高了充放电速度，用电容堆叠电路进行电荷累加，避免了电压相加产生引入的噪声，提高了滤波能力。
-
公开(公告)号：CN117118437A
公开(公告)日：2023-11-24
申请号：CN202310966696.2
申请日：2023-07-31
申请人： 西安电子科技大学芜湖研究院
摘要： 本发明公开了一种多阶噪声整形的逐次逼近模数转换器及其控制方法，其中的多阶噪声整形的逐次逼近模数转换器包括：采样电容阵列，用于对输入电压进行采样，并在逻辑控制器的控制下逐次逼近输入电压；多阶滤波器，与采样电容阵列的输出端相连接，用于采集采样电容阵列输出的余差信号，并对余差信号进行多阶滤波；多输入比较器，其第一正输入端与采样电容阵列的输出端相连接，其他多个正输入端与多阶滤波器的多个输出端对应连接，用以接收余差信号和多个余差滤波值并进行比较；逻辑控制器，与多输入比较器的输出端相连接，用以根据采样电容阵列的逐次逼近结果和多输入比较器的输出结果，得到输入电压的数字输出。本发明中的电路，精度较高功耗较小。
-
公开(公告)号：CN117614451A
公开(公告)日：2024-02-27
申请号：CN202311742829.4
申请日：2023-12-18
申请人： 西安电子科技大学芜湖研究院
摘要： 本发明公开了一种电容阵列版图结构及逐次逼近模数转换器版图结构，其中的电容阵列版图结构包括：第一版图区，包括若干呈矩阵排列的单位电容；第一版图区为电容阵列中的主电容阵列所在的版图区，主电容阵列中容值为一个或者两个单位电容的逼近电容均设置于第一版图区的矩形中心，其他逼近电容呈中心对称设置于第一版图区内；第二版图区，为电容阵列中的子电容阵列和桥接电容所在的版图区，子电容阵列通过桥接电容与主电容阵列相连接；桥接电容以及子电容阵列中容值为一个或者两个单位电容的逼近电容均设置于第二版图区的矩形中心，其他逼近电容呈中心对称设置于第二版图区内。本发明中的结构，能够降低电容阵列中的失配，减少寄生。
-
-
-
-
搜索结果
5 条记录 (耗时 0.037 秒)
