公开(公告)号：CN117389462A

公开(公告)日：2024-01-12

申请号：CN202310720950.0

申请日：2023-06-16

Applicant: 西安电子科技大学

Inventor： 马佩军 ,  许洋 ,  余钺 ,  史江义 ,  潘伟涛 ,  李康 ,  郝跃

IPC: G06F3/06 ,  G11C19/28 ,  G11C19/00

Abstract: 本发明公开了一种双通道数据删除及插入电路、数据删除方法和数据插入方法，该电路包括：输入端、使能信号寄存器、选择器、第一寄存器、移位状态寄存器、组合逻辑块、第二寄存器、移位缓存寄存器和输出端；输入端包括：使能信号输入端和双通道数据输入端，使能信号输入端经使能信号寄存器连接至所述组合逻辑块，双通道数据输入端经选择器和第一寄存器连接至组合逻辑块，移位状态寄存器的输出端与组合逻辑块连接，移位缓存寄存器的输入端与组合逻辑块的输出端连接、输出端与组合逻辑块的输入端连接，组合逻辑块的输出端经第二寄存器连接至输出端。本发明仅通过增加2级寄存器以及少量控制逻辑实现了数据操作，大大减少了资源消耗。

公开(公告)号：CN116800701A

公开(公告)日：2023-09-22

申请号：CN202310721567.7

申请日：2023-06-16

Applicant: 西安电子科技大学

Inventor： 马佩军 ,  许洋 ,  余钺 ,  潘伟涛 ,  史江义 ,  李康 ,  郝跃

IPC: H04L49/351 ,  H04L67/1095 ,  H04L101/622

Abstract: 本发明涉及一种二层转发的流水线实现方法及装置，包括：根据接收的数据报文，获取数据报文中的源MAC地址和目的MAC地址，并生成目的MAC地址标识和源MAC地址标识；将目的MAC地址和目的MAC地址标识进行哈希映射生成第一哈希地址和目的哈希地址标识，延迟一个时钟后将源MAC地址和源MAC地址标识进行哈希映射生成第二哈希地址和源哈希地址标识；按照时钟顺序对第一哈希地址和第二哈希地址依次进行处理，其中，响应于识别目的哈希地址标识，根据第一哈希地址对MAC表项进行查表，根据查表结果进行报文转发；响应于识别源哈希地址标识，根据第二哈希地址对MAC表项进行查表，根据查表结果进行MAC表项的学习。本发明的方法降低了二层转发模块的绝对延时，节省了存储资源。