-
公开(公告)号：CN111931913A
公开(公告)日：2020-11-13
申请号：CN202010793360.7
申请日：2020-08-10
Applicant: 西安电子科技大学
IPC: G06N3/04 , G06N3/063 , G06N3/08 , G06N20/00 , G06F30/347
Abstract: 本发明提出了一种基于Caffe的卷积神经网络在FPGA上的部署方法，用于解决现有技术存在的时间消耗大、部署时间长和实际应用性差的问题，实现步骤为：获取训练样本集；基于Caffe构建卷积神经网络模型C；基于Caffe对卷积神经网络模型C进行训练；基于Caffe提取训练好的卷积神经网络模型C*的参数并存储；基于verilog建立卷积神经网络C**；获取卷积神经网络在FPGA上的部署结果。本发明利用Caffe的函数建立了易于控制的卷积神经网络模型，提升了卷积神经网络在FPGA上部署的速度，并且设计了参数配置时的映射操作，让卷积神经网络能够顺利部署。
-
公开(公告)号：CN111782042A
公开(公告)日：2020-10-16
申请号：CN202010613646.2
申请日：2020-06-30
Applicant: 西安电子科技大学
Abstract: 本发明提出了一种基于集成学习的脑电身份认证方法，用于解决现有技术存在的稳定性不足的问题。实现步骤为：获取训练样本集和测试样本集；构建集成学习算法Bagging分类模型；对集成学习算法Bagging分类模型进行迭代训练；获取身份认证结果。本发明利用集成学习方法来提高脑电身份认证系统的稳定性，同时降低了超参数调节的难度，降低了需要耗费的人力物力。
-
公开(公告)号：CN102307090B
公开(公告)日：2014-04-02
申请号：CN201110167820.6
申请日：2011-06-21
Applicant: 西安电子科技大学
Abstract: 本发明公开一种基于Ⅱ型最优正规基域的椭圆曲线密码协处理器，包括对外接口电路、存储单元、多路数据选择器组、外部指令译码器、内部指令译码器、控制单元以及运算单元，其中接口电路通过多路数据选择器组用来完成主处理器对协处理器的存储单元的读写操作，外部指令译码器对存储单元中的外部指令寄存器的值进行译码，其输出用来触发外部指令对应的控制单元中的控制状态机和选通运算所需的数据通路，控制状态机通过数据通路选择器组控制运算单元、内部指令译码器和存储单元完成指令对应的密码功能运算，本发明可以提供八种密码功能运算服务，使用方便，不占用主处理器的运算资源，协处理器的运算速度较快。
-
公开(公告)号：CN102307090A
公开(公告)日：2012-01-04
申请号：CN201110167820.6
申请日：2011-06-21
Applicant: 西安电子科技大学
Abstract: 本发明公开一种基于Ⅱ型最优正规基域的椭圆曲线密码协处理器，包括对外接口电路、存储单元、多路数据选择器组、外部指令译码器、内部指令译码器、控制单元以及运算单元，其中接口电路通过多路数据选择器组用来完成主处理器对协处理器的存储单元的读写操作，外部指令译码器对存储单元中的外部指令寄存器的值进行译码，其输出用来触发外部指令对应的控制单元中的控制状态机和选通运算所需的数据通路，控制状态机通过数据通路选择器组控制运算单元、内部指令译码器和存储单元完成指令对应的密码功能运算，本发明可以提供八种密码功能运算服务，使用方便，不占用主处理器的运算资源，协处理器的运算速度较快。
-
Patent Agency Ranking
公开(公告)号：CN102306091A
公开(公告)日：2012-01-04
申请号：CN201110191950.3
申请日：2011-07-08
Applicant: 西安电子科技大学
IPC: G06F7/72
Abstract: 本发明公开一种椭圆曲线点乘硬件快速实现方法，本发明基于蒙哥马利算法的椭圆曲线点乘算法，采用硬件并行运算的特点，在资源消耗量没有明显的增加的情况下，将点乘运算中比较耗时的步骤进行拆分，重新组合，设计出了基点乘法1、基点乘法2和基点乘法3三个新的并行运算模块，同时在方法开始时增加了一个对随机数的预判断，形成了一个新的比较节省时间的点乘硬件实现方法。在资源消耗量没有明显的增加的情况下，提高了运算速度。同时在复杂度适中的情况下，适用于固定点点乘与非固定点点乘，提高了通用性。
-
公开(公告)号：CN105262573B
公开(公告)日：2018-03-06
申请号：CN201510567123.8
申请日：2015-09-08
Applicant: 西安电子科技大学
Abstract: 本发明公开一种全双工双向中继网络的空时自编码方法，解决了现有技术出现的残余环路干扰降低全双工系统性能和频谱效率低的问题。本发明的具体步骤包括：首先，采用最小均方误差估计方法，估计信道参数；其次，终端节点采用正交相移键控QPSK方法调制待发送信号；再次，中继节点通过去除自身的环路信号对终端节点的发射信号进行估计并进行异步空时编码；最后，终端节点在抵消自身回路干扰的基础上，再通过构造等效信道矩阵进行空时解码。本发明具有适用于全双工双向通信和提高全双工通信可靠性的优点，提高了协作通信系统频谱效率。
-
公开(公告)号：CN102306091B
公开(公告)日：2014-04-16
申请号：CN201110191950.3
申请日：2011-07-08
Applicant: 西安电子科技大学
IPC: G06F7/72
Abstract: 本发明公开一种椭圆曲线点乘硬件快速实现方法，本发明基于蒙哥马利算法的椭圆曲线点乘算法，采用硬件并行运算的特点，在资源消耗量没有明显的增加的情况下，将点乘运算中比较耗时的步骤进行拆分，重新组合，设计出了基点乘法1、基点乘法2和基点乘法3三个新的并行运算模块，同时在方法开始时增加了一个对随机数的预判断，形成了一个新的比较节省时间的点乘硬件实现方法。在资源消耗量没有明显的增加的情况下，提高了运算速度。同时在复杂度适中的情况下，适用于固定点点乘与非固定点点乘，提高了通用性。
-
公开(公告)号：CN111931913B
公开(公告)日：2023-08-01
申请号：CN202010793360.7
申请日：2020-08-10
Applicant: 西安电子科技大学
IPC: G06N3/063 , G06N3/0464 , G06N3/084 , G06F30/347
Abstract: 本发明提出了一种基于Caffe的卷积神经网络在FPGA上的部署方法，用于解决现有技术存在的时间消耗大、部署时间长和实际应用性差的问题，实现步骤为：获取训练样本集；基于Caffe构建卷积神经网络模型C；基于Caffe对卷积神经网络模型C进行训练；基于Caffe提取训练好的卷积神经网络模型C*的参数并存储；基于verilog建立卷积神经网络C**；获取卷积神经网络在FPGA上的部署结果。本发明利用Caffe的函数建立了易于控制的卷积神经网络模型，提升了卷积神经网络在FPGA上部署的速度，并且设计了参数配置时的映射操作，让卷积神经网络能够顺利部署。
-
公开(公告)号：CN105262573A
公开(公告)日：2016-01-20
申请号：CN201510567123.8
申请日：2015-09-08
Applicant: 西安电子科技大学
CPC classification number: H04L5/0023 , H04L5/14 , H04L25/024
Abstract: 本发明公开一种全双工双向中继网络的空时自编码方法，解决了现有技术出现的残余环路干扰降低全双工系统性能和频谱效率低的问题。本发明的具体步骤包括：首先，采用最小均方误差估计方法，估计信道参数；其次，终端节点采用正交相移键控QPSK方法调制待发送信号；再次，中继节点通过去除自身的环路信号对终端节点的发射信号进行估计并进行异步空时编码；最后，终端节点在抵消自身回路干扰的基础上，再通过构造等效信道矩阵进行空时解码。本发明具有适用于全双工双向通信和提高全双工通信可靠性的优点，提高了协作通信系统频谱效率。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.025 seconds)
