-
公开(公告)号：CN111931925B
公开(公告)日：2024-02-09
申请号：CN202010793337.8
申请日：2020-08-10
Applicant: 西安电子科技大学
IPC: G06N3/063 , G06N3/0464 , G06F15/78
Abstract: 本发明提出了一种基于FPGA的二值化神经网络的加速系统，本发明属于集成电路设计技术领域，用于解决现有技术中存在的卷积运算的关键计算路径长导致的计算速度易受到串行计算限制，且资源占用较多的技术问题。所述加速系统包含通过FPGA实现的权重数据缓存模块、输入特征数据缓存模块、配置数据缓存模块、权重数据转换模块、卷积模块、池化模块、全连接模块、结果处理模块、结果缓存模块和控制模块。本发明可应用于嵌入式环境下的目标快速检测等场景。
-
公开(公告)号：CN111931913B
公开(公告)日：2023-08-01
申请号：CN202010793360.7
申请日：2020-08-10
Applicant: 西安电子科技大学
IPC: G06N3/063 , G06N3/0464 , G06N3/084 , G06F30/347
Abstract: 本发明提出了一种基于Caffe的卷积神经网络在FPGA上的部署方法，用于解决现有技术存在的时间消耗大、部署时间长和实际应用性差的问题，实现步骤为：获取训练样本集；基于Caffe构建卷积神经网络模型C；基于Caffe对卷积神经网络模型C进行训练；基于Caffe提取训练好的卷积神经网络模型C*的参数并存储；基于verilog建立卷积神经网络C**；获取卷积神经网络在FPGA上的部署结果。本发明利用Caffe的函数建立了易于控制的卷积神经网络模型，提升了卷积神经网络在FPGA上部署的速度，并且设计了参数配置时的映射操作，让卷积神经网络能够顺利部署。
-
公开(公告)号：CN112328396B
公开(公告)日：2022-10-21
申请号：CN202011237763.X
申请日：2020-11-09
Applicant: 西安电子科技大学
Abstract: 本发明提出了一种基于任务等级的动态自适应SOPC容错方法，用于解决现有技术中存在的用户可用度和资源利用率较低的技术问题，实现步骤为：构建动态自适应可编程片上系统；内部配置访问端口ICAP向FPGA加载任务的全局比特流；FPGA进行区域划分；静态区域获取粒子翻转信号数量；PS端评估任务等级；PS端向ICAP发送配置信息；ICAP向动态可重构区域加载部分比特流；可重构模块执行任务；PS端判断可重构模块是否发生故障；ICAP向故障可重构模块加载部分比特流。本发明将任务执行时间、任务执行截止时间以及故障修复时间作为任务等级划分依据，具有较高的用户可用度以及资源利用率。
-
公开(公告)号：CN111931925A
公开(公告)日：2020-11-13
申请号：CN202010793337.8
申请日：2020-08-10
Applicant: 西安电子科技大学
Abstract: 本发明提出了一种基于FPGA的二值化神经网络的加速系统，本发明属于集成电路设计技术领域，用于解决现有技术中存在的卷积运算的关键计算路径长导致的计算速度易受到串行计算限制，且资源占用较多的技术问题。所述加速系统包含通过FPGA实现的权重数据缓存模块、输入特征数据缓存模块、配置数据缓存模块、权重数据转换模块、卷积模块、池化模块、全连接模块、结果处理模块、结果缓存模块和控制模块。本发明可应用于嵌入式环境下的目标快速检测等场景。
-
Patent Agency Ranking
公开(公告)号：CN112381211B
公开(公告)日：2023-04-28
申请号：CN202011305477.2
申请日：2020-11-20
Applicant: 西安电子科技大学
IPC: G06N3/0464 , G06N3/08 , G06N3/063
Abstract: 本发明提出了一种基于异构平台执行深度神经网络的系统及方法，用于解决现有技术中存在的基于异构平台执行深度神经网络的速度较低和对于模型的兼容性较差的技术问题，实现步骤为：(1)模型解析模块对DNN模型进行解析；(2)分析模块根据解析结果构建计算图；(3)平台检测模块检测异构平台中的异构计算单元的硬件参数；(4)任务分配模块构建任务分配策略并进行优化；(5)推理模块根据最优任务分配策略对异构计算单元进行任务分配，得到执行DNN模型的结果。本发明解析模块支持解析主流深度学习框架的模型格式，提高了系统对于不同框架模型的兼容性，任务分配模块提供最优任务分配策略，提高了深度神经网络的执行速度。
-
公开(公告)号：CN112381211A
公开(公告)日：2021-02-19
申请号：CN202011305477.2
申请日：2020-11-20
Applicant: 西安电子科技大学
Abstract: 本发明提出了一种基于异构平台执行深度神经网络的系统及方法，用于解决现有技术中存在的基于异构平台执行深度神经网络的速度较低和对于模型的兼容性较差的技术问题，实现步骤为：(1)模型解析模块对DNN模型进行解析；(2)分析模块根据解析结果构建计算图；(3)平台检测模块检测异构平台中的异构计算单元的硬件参数；(4)任务分配模块构建任务分配策略并进行优化；(5)推理模块根据最优任务分配策略对异构计算单元进行任务分配，得到执行DNN模型的结果。本发明解析模块支持解析主流深度学习框架的模型格式，提高了系统对于不同框架模型的兼容性，任务分配模块提供最优任务分配策略，提高了深度神经网络的执行速度。
-
公开(公告)号：CN112328396A
公开(公告)日：2021-02-05
申请号：CN202011237763.X
申请日：2020-11-09
Applicant: 西安电子科技大学
Abstract: 本发明提出了一种基于任务等级的动态自适应SOPC容错方法，用于解决现有技术中存在的用户可用度和资源利用率较低的技术问题，实现步骤为：构建动态自适应可编程片上系统；内部配置访问端口ICAP向FPGA加载任务的全局比特流；FPGA进行区域划分；静态区域获取粒子翻转信号数量；PS端评估任务等级；PS端向ICAP发送配置信息；ICAP向动态可重构区域加载部分比特流；可重构模块执行任务；PS端判断可重构模块是否发生故障；ICAP向故障可重构模块加载部分比特流。本发明将任务执行时间、任务执行截止时间以及故障修复时间作为任务等级划分依据，具有较高的用户可用度以及资源利用率。
-
公开(公告)号：CN111694789A
公开(公告)日：2020-09-22
申请号：CN202010323642.0
申请日：2020-04-22
Applicant: 西安电子科技大学
Abstract: 本发明属于可重构计算技术领域，公开了一种嵌入式可重构异构测定方法、系统、存储介质、处理器，将多个分布式的、承载各种异构计算资源的嵌入式计算板卡的计算能力进行集中，构建任务驱动的可重构异构计算平台；利用动态集群构建的方式统一管理集群的任务及异构计算资源，利用虚拟化技术构建可重构的虚拟计算环境。本发明构建具有资源自组织协同和统一化管理能力、可重构计算环境的异构计算平台。用户接口层中的Web可视化模块为用户提供交互接口，其中的安全机制对用户级别进行多重划分，为多种用户的接入和授权提供保证；使用图形化界面完成任务、资源、用户等管理，降低用户的使用复杂度并提供任务负载均衡的能力。
-
公开(公告)号：CN111931913A
公开(公告)日：2020-11-13
申请号：CN202010793360.7
申请日：2020-08-10
Applicant: 西安电子科技大学
IPC: G06N3/04 , G06N3/063 , G06N3/08 , G06N20/00 , G06F30/347
Abstract: 本发明提出了一种基于Caffe的卷积神经网络在FPGA上的部署方法，用于解决现有技术存在的时间消耗大、部署时间长和实际应用性差的问题，实现步骤为：获取训练样本集；基于Caffe构建卷积神经网络模型C；基于Caffe对卷积神经网络模型C进行训练；基于Caffe提取训练好的卷积神经网络模型C*的参数并存储；基于verilog建立卷积神经网络C**；获取卷积神经网络在FPGA上的部署结果。本发明利用Caffe的函数建立了易于控制的卷积神经网络模型，提升了卷积神经网络在FPGA上部署的速度，并且设计了参数配置时的映射操作，让卷积神经网络能够顺利部署。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.019 seconds)
