-
公开(公告)号：CN102446086A
公开(公告)日：2012-05-09
申请号：CN201110274588.6
申请日：2011-09-15
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种可参量化专用指令集处理器设计平台，包括通用寄存器个数选择模块、总线位宽选择模块、数据存储器类型选择模块、程序控制指令选择模块、算术逻辑运算指令选择模块、目标处理器生成模块、可重定向汇编器。本发明对于不同的应用领域，根据用户选择的相关参数，在专用指令集处理器核的结构框架内生成最优的、最节省资源的专用指令集处理器核，缩短了专用指令集处理器的设计周期。可重定向汇编器根据用户选择的参数即可将汇编器定位到目标处理器上，将汇编源程序翻译为目标处理器的机器代码，降低了编程人员的工作量，从而提高了工作效率。
-
公开(公告)号：CN102221987B
公开(公告)日：2014-10-01
申请号：CN201110120737.3
申请日：2011-05-11
Applicant: 西安电子科技大学
Abstract: 本发明提供一种基于嵌入式专用指令集处理器的指令集编码方法，包括定义机器代码位宽、定义指令类型、定义寻址方式、划分指令代码字段、编码五个步骤。此指令集根据现场可编程门阵列(FPGA)内部存储器与数据总线资源均以18位为基本位宽的特点进行优化。指令集包括算术逻辑运算类、数据交换类和程序定序类16条多功能指令，指令包含用于构建具有指令自主能力的单指令流-多数据流并行处理系统所需的保护性指令字段。本发明公开的指令集具有完整与精简两种应用模式，在两种应用模式下，指令机器代码长度可分别缩短至16-bit与14-bit，大幅提高了FPGA内部电路资源的利用效率和处理器的指令执行速度。
-
公开(公告)号：CN102221987A
公开(公告)日：2011-10-19
申请号：CN201110120737.3
申请日：2011-05-11
Applicant: 西安电子科技大学
Abstract: 本发明提供一种基于嵌入式专用指令集处理器的指令集编码方法，包括定义机器代码位宽、定义指令类型、定义寻址方式、划分指令代码字段、编码五个步骤。此指令集根据现场可编程门阵列(FPGA)内部存储器与数据总线资源均以18位为基本位宽的特点进行优化。指令集包括算术逻辑运算类、数据交换类和程序定序类16条多功能指令，指令包含用于构建具有指令自主能力的单指令流-多数据流并行处理系统所需的保护性指令字段。本发明公开的指令集具有完整与精简两种应用模式，在两种应用模式下，指令机器代码长度可分别缩短至16-bit与14-bit，大幅提高了FPGA内部电路资源的利用效率和处理器的指令执行速度。
-
-
Search Results
3
records
(took 0.016 seconds)
