一种维瓦尔第金属天线SSMP型连接器烧结装置

    公开(公告)号:CN116742312A

    公开(公告)日:2023-09-12

    申请号:CN202310561605.7

    申请日:2023-05-18

    Abstract: 本发明涉及一种维瓦尔第金属天线SSMP型连接器烧结装置,包括锁紧上盖,锁紧上盖通过松不脱螺钉紧固于定位基座上端,锁紧上盖顶部设置有矩形观测窗口,可以实时观测连接器内导体和天线单元馈电口烧结处,防止烧结过程锡膏流渗造成短路。锁紧上盖和定位基座上设置有有色金属导热片,与维瓦尔第金属天线大面积相配合,高温加热时有效填充缝隙,减小界面热阻,充分导热,提升连接器内导体烧结质量。定位基座上设置有限位台,在限位台中部设置有同形定位槽,与天线中间单元同形配合,准确定位,锁紧上盖和定位基座上设置有导向销A和导向销B,两者与天线上矩形导向孔相互配合,形成上下斜对角型行程限位销。

    一种闭环检测亚稳态与校正的方法

    公开(公告)号:CN109116316B

    公开(公告)日:2023-03-24

    申请号:CN201811047825.3

    申请日:2018-09-10

    Abstract: 本发明涉及一种闭环检测亚稳态与校正的方法,频综与接收系统向信处输出相参时钟信号,信处以该时钟为基准产生PRF信号输出至频综与接收系统,频综与接收系统采用同源逻辑时钟对PRF信号采样以确定定时关系,信号处理机实时采集接收通道发射泄露信号,经DDC后,以工作周期内第1个PRF复杂波形信号为基准,逐个判断其它PRF复杂波形信号相位变化,当某个相位变化超出±10°时,则认为存在亚稳态高风险,此时信号处理机将通知频综与接收系统。频综与接收系统将同源逻辑时钟反相,使之能够稳定采集到PRF信号,避免“沿采沿”,解决了亚稳态的问题。

    一种闭环检测亚稳态与校正的方法

    公开(公告)号:CN109116316A

    公开(公告)日:2019-01-01

    申请号:CN201811047825.3

    申请日:2018-09-10

    Abstract: 本发明涉及一种闭环检测亚稳态与校正的方法,频综与接收系统向信处输出相参时钟信号,信处以该时钟为基准产生PRF信号输出至频综与接收系统,频综与接收系统采用同源逻辑时钟对PRF信号采样以确定定时关系,信号处理机实时采集接收通道发射泄露信号,经DDC后,以工作周期内第1个PRF复杂波形信号为基准,逐个判断其它PRF复杂波形信号相位变化,当某个相位变化超出±10°时,则认为存在亚稳态高风险,此时信号处理机将通知频综与接收系统。频综与接收系统将同源逻辑时钟反相,使之能够稳定采集到PRF信号,避免“沿采沿”,解决了亚稳态的问题。

    一种开环检测亚稳态与校正的方法

    公开(公告)号:CN110954878A

    公开(公告)日:2020-04-03

    申请号:CN201911149891.6

    申请日:2019-11-21

    Abstract: 本发明涉及一种开环检测亚稳态与校正的方法,频综将相参时钟信号输出至测试工装,测试工装以相参时钟信号为基准产生PRF信号,并输出至频综;频综以PRF信号作为复杂波形信号的输出定时;频综采用亚稳态检测逻辑判断本地逻辑时钟与PRF“沿-沿”(上升沿)关系,频综通过切换时钟,总能够稳定采集到PRF信号,避免“沿采沿”,解决了亚稳态的问题。

    一种可靠的异步串口通信方法
    8.
    发明公开

    公开(公告)号:CN119396759A

    公开(公告)日:2025-02-07

    申请号:CN202411538889.9

    申请日:2024-10-31

    Abstract: 本申请的实施例涉及通信技术领域,特别涉及一种可靠的异步串口通信方法,该方法包括:通过预设的串口通信协议与数据发送端约定帧头和校验字节;接收数据发送端发送的帧数据,每接收到一个字节后均进行滑动验证,验证当前的最高字节是否是约定的帧头;若当前的最高字节不是约定的帧头,则直接等待接收下一个字节;若当前的最高字节是约定的帧头,则验证校验字节处的字节是否是约定的校验字节;若校验字节处的字节不是约定的校验字节,则直接等待接收下一个字节;若校验字节处的字节是约定的校验字节,则完成当前帧数据的接收。该方法通过接收数据滑动验证的方式,提高了异步串口通信的准确性。

    一种消除DDS相位抖动的方法及系统

    公开(公告)号:CN117826932A

    公开(公告)日:2024-04-05

    申请号:CN202311689548.7

    申请日:2023-12-11

    Abstract: 本发明涉及一种消除DDS相位抖动的方法及系统,属于雷达技术领域。通过优化频率综合器的时钟分配关系和使用DDS的同步功能来解决分频多相导致的相位抖动。首先,频率综合器内部的FPGA采用晶振产生的基准时钟作为参考,而不再是DDS的SYNC_CLK。然后每次上电后,FPGA将基准时钟发送给DDS的SYNCIN引脚作为同步信号,DDS内部使用SYSCLK对SYNCIN进行采样,当检测到SYNCIN的上升沿,便对其内部分频器进行复位。本发明可以避免DDS内部分频导致的多相问题,可以从根本上解决解决DDS相位抖动的问题。

    一种脉冲间跳频信号积累方法
    10.
    发明公开

    公开(公告)号:CN115825881A

    公开(公告)日:2023-03-21

    申请号:CN202211240144.5

    申请日:2022-10-11

    Abstract: 本发明涉及一种脉冲间跳频信号积累方法,包括:回波信号经A/D变换后进行脉冲压缩处理,利用惯导速度进行速度补偿,对补偿后数据重排,把一个相参处理周期内的回波信号排成一列,按距离单元进行MTD处理,经恒虚警处理CFAR后,对过门限的目标报告在多普勒维取平均以获取目标多普勒中心以多普勒中心左右5个单元内过门限目标进行I、Q分别累加处理。本发明的方法可以达到与传统相参积累大致相当的积累效果,同时反侦察、抗干扰性能大大提高。

Patent Agency Ranking