-
公开(公告)号：CN109974570A
公开(公告)日：2019-07-05
申请号：CN201910276335.9
申请日：2019-04-08
Applicant: 西安交通大学
IPC: G01B7/02
Abstract: 本发明公开了一种差分电感式位移传感器及测量方法，包括响应电路和处理电路，响应电路包括近传感线圈和远传感线圈，近传感线圈靠近靶标，远传感线圈位于近传感线圈与处理电路之间；处理电路包括模数转换器ADC、驱动逻辑模块以及处理逻辑模块；所述近传感线圈和远传感线圈分别通过连接电缆与处理电路相连；驱动逻辑模块用于周期、同步地激励响应电路的两个传感线圈；响应通过差分放大器INA输出至模数转换器ADC上，处理逻辑模块通过模数转换器ADC采样差值响应电压，获取响应波形特征，计算转换为被测接近距离。
-
公开(公告)号：CN102708219A
公开(公告)日：2012-10-03
申请号：CN201110417640.9
申请日：2011-12-13
Applicant: 西安交通大学
IPC: G06F17/50
Abstract: 本发明公开了一种预测深亚微米集成电路互连线全开路缺陷电压值的方法，该方法在芯片设计阶段准确而高效地确定互连线全开路缺陷点的电压。包括以下步骤：首先建立第一个电压预测模型。在此基础上建立第二个电压预测模型。然后，对疑似存在开路缺陷的金属线，提取它周围信号线的耦合电容值，利用第二个电压预测模型计算出电压逻辑。在可测性设计的自动测试向量生成步骤中，加载与计算出的电压逻辑相反的测试向量，若观测到的开路电压逻辑等于由第二个电压预测模型得到的计算值，则说明此处有全开路缺陷。本发明的有益效果是：建立准确而且在工程上有可行性意义的两个电压模型；并且提出将两个模型结合使用的完整方法。
-
公开(公告)号：CN101593097B
公开(公告)日：2011-07-27
申请号：CN200910022657.7
申请日：2009-05-22
Applicant: 西安交通大学
IPC: G06F9/38
Abstract: 嵌入式同构对称双核RISC处理器的设计方法，根据取指单元、译码单元、控制单元以及数据通路内部逻辑模块的相对独立性，通过模块划分构成内核各单元。以32位RISC微结构的内部各模块为IP，并根据需要进行功能扩展，设计32位双核RISC的微结构。采用公共PC寄存器方案，实现了双核取指上的同步性，避免两个核心重复取指或者取指的遗漏；双核采用按序发射的策略，即按照双核的取指顺序来执行，简化了设计；针对两个核心间的数据交换，设计出共享寄存器堆方案，使双核实现了资源的共享以及提高了数据交换的灵活性，避免需要扩展指令集来实现数据的共享，缩短了设计周期；采用流水线控制合并的策略，使得两条流水线统一管理，实现了两条流水线的工作协同性。
-
-
公开(公告)号：CN109974570B
公开(公告)日：2020-10-27
申请号：CN201910276335.9
申请日：2019-04-08
Applicant: 西安交通大学
IPC: G01B7/02
Abstract: 本发明公开了一种差分电感式位移传感器及测量方法，包括响应电路和处理电路，响应电路包括近传感线圈和远传感线圈，近传感线圈靠近靶标，远传感线圈位于近传感线圈与处理电路之间；处理电路包括模数转换器ADC、驱动逻辑模块以及处理逻辑模块；所述近传感线圈和远传感线圈分别通过连接电缆与处理电路相连；驱动逻辑模块用于周期、同步地激励响应电路的两个传感线圈；响应通过差分放大器INA输出至模数转换器ADC上，处理逻辑模块通过模数转换器ADC采样差值响应电压，获取响应波形特征，计算转换为被测接近距离。
-
Patent Agency Ranking
公开(公告)号：CN106767952A
公开(公告)日：2017-05-31
申请号：CN201710115059.9
申请日：2017-02-28
Applicant: 西安交通大学
Abstract: 本发明公开了一种电感式位移传感器的干扰消除方法，是在降低维度优化的IPS查表算法基础上新增若干采样点，作为干扰校验点；通过分析干扰校验点的分布范围和一致性，检测系统采样数据是否由于干扰而出现差错；本发明通过增加干扰校验点数，检出干扰的概率理论上无限接近100％。可结合现场干扰特征，根据干扰检出概率的需求灵活地设置干扰校验点数。干扰检出功能的时间复杂度和空间复杂度是一维增长的，开销小。通过改进原有标定流程，在一次标定中得到与干扰校验点对应的所有高低温查找表，无需新增生产标定流程。通过优化干扰校验点的采样时刻可以针对性地强化干扰剔除机制对特定类型干扰的检出概率，由此增加了系统对特定已知频率干扰的抗干扰能力。
-
公开(公告)号：CN103455305B
公开(公告)日：2016-11-30
申请号：CN201310379718.1
申请日：2013-08-27
Applicant: 西安交通大学
IPC: G06F7/57
Abstract: 本发明公开了一种可以改进加法器性能的用于浮点加法器的舍入预测方法。利用该方法实现的舍入预测单元同加法器的尾数加法器并行工作，产生包含舍入信息的规格化移位控制信号和尾数调整控制信号。后序单元利用规格化移位控制信号对尾数和与指数进行调整，可以得到包含舍入进位信息的规格化结果；再利用尾数调整控制信号对移位后的尾数进行调整，即可得到加法器最终结果。因此，采用此种预测单元的加法器，成功的将“符号确定”和“舍入”操作归入“规格化”操作中，减少加法器中的两级“消耗时间”的操作。该单元的面积以及关键路径延迟并不随着其所处理的操作数精度的增大而增加，因此它特别适用于高精度的加法器以及通过超大规模集成电路实现。
-
公开(公告)号：CN102620638A
公开(公告)日：2012-08-01
申请号：CN201210078266.9
申请日：2012-03-22
Applicant: 西安交通大学
IPC: G01B7/02
Abstract: 本发明公开了一种航空专用位移传感器的测量方法，按照如下步骤：(1)建立测量电路：磁感应传感器由内阻r和电感L构成；(2)建立查找表：使用ADC分别两个固定延迟时间T1和T2对应的电感放电电压值U1和U2；得到r-L电路的放电电压方程U1(T1，R，r，L)和U2(T2，R，r，L)；(3)压缩查找表，利用压缩后的查找表进行位移传感器的测量。本发明的测量方法确保系统在军标温度范围内工作，同时提高系统测量的稳定性、可靠性和实时性，且不存在浮点运算，省去了CPU或MCU硬件资源。
-
公开(公告)号：CN101699390B
公开(公告)日：2012-01-04
申请号：CN200910218505.4
申请日：2009-10-23
Applicant: 西安交通大学
IPC: G06F7/575
Abstract: 用于浮点加法器的自纠错前导0/1预测方法，采用多输入逻辑门以及并行计算相结合的方法实现了输出结果为最终正确结果，不必依赖加法器结果来进行修正；采用了并行计算，如操作数位宽增加，不会影响关键路径长度。能够在计算浮点加法的同时，对计算结果进行规格化处理所需要进行的移位次数以及指数调整信息作出同步的预测，且预测结果不依赖加法器输出而只由预测单元产生，预测结果为无需进一步修正的正确值，预测单元的关键路径不会因为操作数的位宽的加长而变长。
-
公开(公告)号：CN106767952B
公开(公告)日：2018-12-07
申请号：CN201710115059.9
申请日：2017-02-28
Applicant: 西安交通大学
Abstract: 本发明公开了一种电感式位移传感器的干扰消除方法，是在降低维度优化的IPS查表算法基础上新增若干采样点，作为干扰校验点；通过分析干扰校验点的分布范围和一致性，检测系统采样数据是否由于干扰而出现差错；本发明通过增加干扰校验点数，检出干扰的概率理论上无限接近100％。可结合现场干扰特征，根据干扰检出概率的需求灵活地设置干扰校验点数。干扰检出功能的时间复杂度和空间复杂度是一维增长的，开销小。通过改进原有标定流程，在一次标定中得到与干扰校验点对应的所有高低温查找表，无需新增生产标定流程。通过优化干扰校验点的采样时刻可以针对性地强化干扰剔除机制对特定类型干扰的检出概率，由此增加了系统对特定已知频率干扰的抗干扰能力。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.019 seconds)
