GMSK调制的硬件实现方法
    1.
    发明授权

    公开(公告)号:CN111970087B

    公开(公告)日:2022-10-28

    申请号:CN202010747679.6

    申请日:2020-07-30

    摘要: 本发明提出的一种GMSK调制的硬件实现方法,旨在提供一种硬件资源消耗较少,便于扩展,易于硬件实现的方法。本发明通过以下技术方案予以实现:根据Laurent展开计算的数据处理器将输入信息序列送入差分编码器进行差分预编码;串并转换器对差分后的序列进行串并转化,将串并转换之后的差分序列奇比特取反得到脉冲流对应的滤波成型前的IQ两路正交基带数据,内插器对符号内插所得的比特数据进行星座映射和成型滤波,从ROM表中读出事先准备好的高斯最小频移键控GMSK滤波系数之后,通过乘法器实现其与星座映射之后的数据的卷积,然后将ROM表中的载波数据和成型后的基带数据相乘,IQ两路调制数据相加得到最终的GMSK调制信号数据。

    GMSK调制的硬件实现方法
    2.
    发明公开

    公开(公告)号:CN111970087A

    公开(公告)日:2020-11-20

    申请号:CN202010747679.6

    申请日:2020-07-30

    摘要: 本发明提出的一种GMSK调制的硬件实现方法,旨在提供一种硬件资源消耗较少,便于扩展,易于硬件实现的方法。本发明通过以下技术方案予以实现:根据Laurent展开计算的数据处理器将输入信息序列送入差分编码器进行差分预编码;串并转换器对差分后的序列进行串并转化,将串并转换之后的差分序列奇比特取反得到脉冲流对应的滤波成型前的IQ两路正交基带数据,内插器对符号内插所得的比特数据进行星座映射和成型滤波,从ROM表中读出事先准备好的高斯最小频移键控GMSK滤波系数之后,通过乘法器实现其与星座映射之后的数据的卷积,然后将ROM表中的载波数据和成型后的基带数据相乘,IQ两路调制数据相加得到最终的GMSK调制信号数据。

    双核CPU实时操作系统数据处理方法

    公开(公告)号:CN112199173B

    公开(公告)日:2023-02-28

    申请号:CN202011044892.7

    申请日:2020-09-28

    摘要: 本发明公开的一种双核CPU实时操作系统数据处理方法,旨在提供一种反应快速,驱动程序简单,移植工作量小的数据处理实现方法。本发明通过下述技术方案实现:采用处理信号处理板卡将FPGA逻辑产生的中断信号送入实时裸机程序,把CPU0上的实时逻辑程序存入DDR0裸机内存DDR2共享内存进行内存逻辑分配;中断信号送入CPU0的处理器上,以各自的程序运行和CPU的核间通信;通过应用程序显示非实时Linux操作系统,在CPU1上运行非实时操作系统,组成同时处理非实时任务和实时任务的双核CPU处理器操作系统;CPU0对实时硬件环境进行响应,在两个CPU共享的内存范围共享内存范围两个CPU之间的数据交换。

    数字阵列时延测量方法
    4.
    发明授权

    公开(公告)号:CN112260890B

    公开(公告)日:2022-09-02

    申请号:CN202011044811.3

    申请日:2020-09-28

    IPC分类号: H04L43/0852 H04B17/364

    摘要: 本发明公开的一种数字阵列时延测量方法,涉及测控、通信时延测量领域相控阵天线子阵时延测量。本发明通过下述技术方案实现:由时钟源产生的参考时钟送入时频系统,产生多路采样时钟和同步信号,分别分发到数字阵列系统不同子阵的延时测量模,子阵间同步触发时刻通过延时测量模块进行相位关系检测,得到各个通道输出信号;延时测量模将需要时延测量点的参考信号和每个子阵采集激励通道两级时钟,分发采样后产生的同步信号送入时钟同步系统FPGA,对多个通道间的相对时延进行测量,将参考信号与不同延迟时间做差频处理,差频后将测得的频域位置与延迟时间有关的单频信号进行时延运算,得到待测通道与参考通道间的相对时延值,计算出延迟时间。

    航电系统虚通道链路实时创建方法

    公开(公告)号:CN111600810B

    公开(公告)日:2021-11-19

    申请号:CN202010247838.6

    申请日:2020-04-01

    摘要: 本发明公开的一种航电系统虚通道链路实时创建方法,旨在提供一种简单可靠,快速灵活,复杂度低的虚通道链路创建方法。本发明通过下述技术方案予以实现:基于高速串行RapidIO总线,向节点管理软件发送虚通道链路创建请求,以通道名称作为通信双方节点之间虚通道链路的首要标识,通过外部微控制单元MCU或各通信节点调试接口,注入通信双方节点的虚通道名称及虚通道相关参数;然后,节点管理软件在对各通信节点发起的虚通道创建请求信息进行存储后,对收发双方的相关参数的一致性进行匹配;按照一致性判定结果,把虚通道相关配置信息下发至相关通信节点,等待各相关节点返回确认字符ACK信号,确定是否完成虚通道链路创建工作。

    数字阵列时延测量方法
    6.
    发明公开

    公开(公告)号:CN112260890A

    公开(公告)日:2021-01-22

    申请号:CN202011044811.3

    申请日:2020-09-28

    IPC分类号: H04L12/26 H04B17/364

    摘要: 本发明公开的一种数字阵列时延测量方法,涉及测控、通信时延测量领域相控阵天线子阵时延测量。本发明通过下述技术方案实现:由时钟源产生的参考时钟送入时频系统,产生多路采样时钟和同步信号,分别分发到数字阵列系统不同子阵的延时测量模,子阵间同步触发时刻通过延时测量模块进行相位关系检测,得到各个通道输出信号;延时测量模将需要时延测量点的参考信号和每个子阵采集激励通道两级时钟,分发采样后产生的同步信号送入时钟同步系统FPGA,对多个通道间的相对时延进行测量,将参考信号与不同延迟时间做差频处理,差频后将测得的频域位置与延迟时间有关的单频信号进行时延运算,得到待测通道与参考通道间的相对时延值,计算出延迟时间。

    基于RapidIO的CORBA中间件ORB间通信方法

    公开(公告)号:CN112199211A

    公开(公告)日:2021-01-08

    申请号:CN202011042983.7

    申请日:2020-09-28

    IPC分类号: G06F9/54 G06F9/46

    摘要: 本发明公开的一种基于RapidIO的CORBA中间件ORB间通信方法,涉及软件无线电领域,本发明通过下述技术方案予以实现:基于IIOP协议提供的TCP/IP协议栈,通过协议覆盖方式,增加以太网到RapidIO网络的适配层,实现以太网数据包运行于RapidIO网络之上,将以太网物理层替换成RapidIO层,在以太网链路层和RapidIO层之间增加一层适配层;通过TCP/IP协议栈和以太网链路层将IIOP数据层层封装,成为以太网帧,适配层将映射后的RapidIO源ID、目的ID填入RapidIO头,将RapidIO头添加到以太网帧最前面,组合成RapidIO数据格式,通过RapidIO层发送出去。

    航电系统虚通道链路实时创建方法

    公开(公告)号:CN111600810A

    公开(公告)日:2020-08-28

    申请号:CN202010247838.6

    申请日:2020-04-01

    摘要: 本发明公开的一种航电系统虚通道链路实时创建方法,旨在提供一种简单可靠,快速灵活,复杂度低的虚通道链路创建方法。本发明通过下述技术方案予以实现:基于高速串行RapidIO总线,向节点管理软件发送虚通道链路创建请求,以通道名称作为通信双方节点之间虚通道链路的首要标识,通过外部微控制单元MCU或各通信节点调试接口,注入通信双方节点的虚通道名称及虚通道相关参数;然后,节点管理软件在对各通信节点发起的虚通道创建请求信息进行存储后,对收发双方的相关参数的一致性进行匹配;按照一致性判定结果,把虚通道相关配置信息下发至相关通信节点,等待各相关节点返回确认字符ACK信号,确定是否完成虚通道链路创建工作。

    非合作跳频信号破解方法

    公开(公告)号:CN107835036B

    公开(公告)日:2020-03-31

    申请号:CN201710835517.6

    申请日:2017-09-15

    发明人: 张波 方科

    IPC分类号: H04B1/713

    摘要: 本发明提出的一种非合作跳频信号破解方法,利用本发明可以显著提高非合作跳频信号破解效率。本发明通过下述技术方案予以实现:首先通过跳频信号破解电路对跳频信号所处的频段进行采样,通过FFT快速算法求频谱,并把N个FFT结果进行非相干累加;再采用跳频频点估计、跳速估计、跳频图案估计电路估计跳频信号的核心参数;跳频频点估计电路初步估计出每个跳频频点上的信号带宽,得到跳频信号的跳速,并对跳频信号频点切换时刻进行估计;并按照时间顺序记录跨越两个以上完整跳频周期的信号出现的跳频频点,确定跳频周期;跳频图案估计电路根据估计出的跳频频点、跳频图案和跳速来进行跳频信号解跳,根据估计出的参数进行跳频信号的解调,输出解调结果。

    双网口多板卡网络热备份装置

    公开(公告)号:CN112199241B

    公开(公告)日:2023-06-06

    申请号:CN202011043078.3

    申请日:2020-09-28

    IPC分类号: G06F11/20

    摘要: 本发明公开的一种双网口多板卡网络热备份装置,旨在提供一种实时性强、热备份可靠性高的热备份装置。本发明通过下述技术方案实现:每个备交换板的备网口通过机箱备网线相连远端网络设备的备网口,机箱背板的高速差分信号线与其他信号处理板相连的主交换机、被交换板,在远端网络设备与每个信号处理板卡之间形成主备两条网络通道;内置于信号处理板的主网络通信网络热备份软件随时通过备用网络通道将变化的数据进行发送;每个信号处理板卡通过与远端网络相连接的固定端口检测通断,与主交换板、被交换板相连的ARM处理器实时监测信号板与远端网络设备之间网络通道的连接性,当其中一条网络通道出现断开时,自动切换到另一条网络通道。