本发明公开的一种数字阵列时延测量方法，涉及测控、通信时延测量领域相控阵天线子阵时延测量。本发明通过下述技术方案实现：由时钟源产生的参考时钟送入时频系统，产生多路采样时钟和同步信号，分别分发到数字阵列系统不同子阵的延时测量模，子阵间同步触发时刻通过延时测量模块进行相位关系检测，得到各个通道输出信号；延时测量模将需要时延测量点的参考信号和每个子阵采集激励通道两级时钟，分发采样后产生的同步信号送入时钟同步系统FPGA，对多个通道间的相对时延进行测量，将参考信号与不同延迟时间做差频处理，差频后将测得的频域位置与延迟时间有关的单频信号进行时延运算，得到待测通道与参考通道间的相对时延值，计算出延迟时间。