在具有现有TLP定义的PCIE上的持久存储器写入语义

    公开(公告)号:CN109643299B

    公开(公告)日:2023-08-04

    申请号:CN201780053196.2

    申请日:2017-09-18

    申请人: 英特尔公司

    IPC分类号: G06F13/42

    摘要: 本公开的各方面涉及包括应用处理器的系统、方法和设备。所述应用处理器包括接口逻辑,所述接口逻辑用于使用符合快速外围部件互连(PCIe)协议的双向互连链路与通信模块接口。所述接口逻辑用于从链路上接收数据分组,所述数据分组包括报头和数据有效载荷;确定在所述数据分组的报头中设置的提示位;基于所设置的提示位来确定在所述数据分组报头中的转向标签值;并且基于在报头中设置的转向标签将数据有效载荷传送到非易失性存储器。

    用于非一致性存储器访问延迟调整的系统、装置、方法

    公开(公告)号:CN108292281B

    公开(公告)日:2021-10-15

    申请号:CN201680068847.0

    申请日:2016-11-23

    申请人: 英特尔公司

    IPC分类号: G06F13/16

    摘要: 系统、装置和方法可以提供检测由存储器架构中的多个域共享的队列中的发出的请求,其中所述多个域与非一致性访问延迟相关联。另外,可以确定与发出的请求相关联的目标域。此外,如果所述发出的请求满足关于目标域的过度表示条件并且第一组附加请求与目标域相关联,则可以防止第一组附加请求被发出到队列。在一个示例中,第二组附加请求被允许发出到队列,而第一组附加请求被防止发出到队列,其中第二组附加请求与多个域中的一个或多个剩余域相关联。