公开(公告)号：CN119069459A

公开(公告)日：2024-12-03

申请号：CN202311824688.0

申请日：2023-12-27

Applicant: 英特尔公司

Inventor： S·阿巴斯 ,  C·穆纳辛哈 ,  L·古勒尔 ,  R·巴亚提 ,  M·斯托尔特 ,  M·阿卜杜勒卡德尔 ,  P·帕特尔 ,  A·达斯古普塔

IPC: H01L23/538 ,  H01L27/088 ,  H01L21/8234

Abstract: 本文描述了与耦合位于器件层的相反侧上的背面和正面金属化层有关的器件、晶体管结构、系统和技术。一种器件包括：具有在源极和漏极之间延伸的半导体结构以及位于源极和漏极之间的栅极的晶体管；在位于晶体管之上的正面金属化部和位于晶体管下方的背面金属化部之间延伸的桥接过孔；以及位于桥接过孔与晶体管的部件之间的薄绝缘衬垫。

公开(公告)号：CN119181704A

公开(公告)日：2024-12-24

申请号：CN202311841055.0

申请日：2023-12-29

Applicant: 英特尔公司

Inventor： S·米尔斯 ,  M·阿卜杜勒卡德尔 ,  E·曼内巴赫

IPC: H01L27/088 ,  H01L29/06 ,  H01L21/768 ,  H01L23/528

Abstract: 描述了具有背侧插塞最后方法的集成电路结构。在示例中，一种集成电路结构包括多个水平堆叠的纳米线或鳍状物。栅极堆叠体位于多个水平堆叠的纳米线或鳍状物之上。导电沟槽接触结构位于多个水平堆叠的纳米线或鳍状物下方的水平面处，导电沟槽接触结构具有从导电沟槽接触结构的顶部到导电沟槽接触结构的底部的向外呈锥形的侧壁。

公开(公告)号：CN118782611A

公开(公告)日：2024-10-15

申请号：CN202311830946.6

申请日：2023-12-27

Applicant: 英特尔公司

Inventor： E·曼内巴赫 ,  S·米尔斯 ,  J·迪西尔瓦 ,  M·J·科布林斯基 ,  M·阿卜杜勒卡德尔

IPC: H01L27/088 ,  H01L29/423 ,  H01L23/538 ,  H01L29/06 ,  B82Y40/00

Abstract: 描述了具有背面触点拓宽的集成电路结构。在示例中，一种集成电路结构包括多条水平堆叠设置的纳米线。栅极堆叠体位于所述多条水平堆叠设置的纳米线之上。外延源极或漏极结构位于所述多条水平堆叠设置的纳米线的末端。导电栅极触点垂直地位于栅极堆叠体的底部下面并与之接触。导电栅极触点位于隔离层中的空腔中，该空腔在平行于外延源极或漏极结构的方向上延伸超出栅极堆叠体，并且该空腔在朝向外延源极或漏极结构的方向上受限于该栅极堆叠体。

公开(公告)号：CN117561601A

公开(公告)日：2024-02-13

申请号：CN202280045400.7

申请日：2022-11-15

Applicant: 英特尔公司

Inventor： M·哈桑 ,  M·K·哈兰 ,  L·P·古勒尔 ,  P·帕特尔 ,  T·加尼 ,  A·S·默西 ,  M·阿卜杜勒卡德尔

IPC: H01L27/088

Abstract: 描述了具有外延源极或漏极区域横向隔离的全环栅集成电路结构。例如，集成电路结构包括第一纳米线垂直布置结构和第二纳米线垂直布置结构。栅极堆叠体在第一纳米线垂直布置结构和第二纳米线垂直布置结构上方。第一外延源极或漏极结构在第一纳米线垂直布置结构的端部处。第二外延源极或漏极结构在第二纳米线垂直布置结构的端部处。居间电介质结构在第一外延源极或漏极结构和第二外延源极或漏极结构中的相邻外延源极或漏极结构之间。居间电介质结构具有与栅极结构的顶表面共面的顶表面。