公开(公告)号：CN106663178A

公开(公告)日：2017-05-10

申请号：CN201580045631.8

申请日：2015-08-31

Applicant: 英特尔公司

Inventor： J.B.罕 ,  K.S.格林斯鲁德 ,  R.L.库尔森

IPC: G06F21/72 ,  H04L29/06

Abstract: 描述了用于加速诸如加密、解密、编码、解码等计算密集型操作的技术。在一些实施例中，这些技术利用在一个或多个固态驱动器中的或者与一个或多个固态驱动器相关联的硬件加速引擎例如代表服务器或其他计算基础来执行计算密集型操作。还描述了利用这种技术的系统、方法和计算机可读介质。

公开(公告)号：CN105659222A

公开(公告)日：2016-06-08

申请号：CN201480059000.7

申请日：2014-10-21

Applicant: 英特尔公司

Inventor： J.B.罕 ,  K.S.格里姆斯鲁德 ,  R.L.库尔森

IPC: G06F17/00

Abstract: 数据去重复方案利用SSD中的加速硬件以用于代表所附接的主机执行在去重复操作和支持中使用的摘要计算，从而使主机从去重复（去重）处理中的摘要计算的计算负担中解放出来。去重处理典型地涉及消息摘要（MD）和/或散列功能的计算和比较。这样的MD功能通常还用于密码操作，诸如加密和认证。通常，SSD包括用于与SSD的安全性特征相关联的MD功能的板载硬件加速器。然而，硬件加速器还可以被调用以用于计算消息摘要结果并且将结果返回到主机，从而有效地从主机卸载MD计算的负担，类似于外部硬件加速器，但是不重定向数据，因为摘要计算在穿过SSD以用于存储的数据流上执行。

公开(公告)号：CN111752744A

公开(公告)日：2020-10-09

申请号：CN202010135592.3

申请日：2020-03-02

Applicant: 英特尔公司

Inventor： S.托米施马 ,  S.斯里尼瓦桑 ,  C.乔汉 ,  R.森达拉姆 ,  J.B.罕

IPC: G06F11/10

Abstract: 本发明提供了用于提供可伸缩架构来用于在存储器中执行计算操作的技术。用于提供可伸缩架构来在存储器中高效地执行计算操作的技术包括存储器，所述存储器具有被耦合到存储器介质的介质访问电路。所述介质访问电路将：从存储器介质访问数据以执行所请求的操作，利用被包括在介质访问电路中的多个计算逻辑单元中的每一个来在所访问的数据上同时执行所请求的操作，以及向存储器介质写入从所请求的操作的执行所产生的结果得到的数据。

公开(公告)号：CN105659222B

公开(公告)日：2019-09-17

申请号：CN201480059000.7

申请日：2014-10-21

Applicant: 英特尔公司

Inventor： J.B.罕 ,  K.S.格里姆斯鲁德 ,  R.L.库尔森

IPC: G06F3/06

Abstract: 数据去重复方案利用SSD中的加速硬件以用于代表所附接的主机执行在去重复操作和支持中使用的摘要计算，从而使主机从去重复（去重）处理中的摘要计算的计算负担中解放出来。去重处理典型地涉及消息摘要（MD）和/或散列功能的计算和比较。这样的MD功能通常还用于密码操作，诸如加密和认证。通常，SSD包括用于与SSD的安全性特征相关联的MD功能的板载硬件加速器。然而，硬件加速器还可以被调用以用于计算消息摘要结果并且将结果返回到主机，从而有效地从主机卸载MD计算的负担，类似于外部硬件加速器，但是不重定向数据，因为摘要计算在穿过SSD以用于存储的数据流上执行。

公开(公告)号：CN105765540A

公开(公告)日：2016-07-13

申请号：CN201480064579.6

申请日：2014-11-21

Applicant: 英特尔公司

Inventor： A.S.拉马林加姆 ,  K.S.格里姆斯鲁德 ,  J.B.罕

IPC: G06F12/06

CPC classification number: G06F12/0246 ,  G06F2212/7203 ,  G06F2212/7205

Abstract: 实施例包括用于管理与非易失性存储器相关联的传输缓冲器的装置、方法、和系统。在一个实施例中，控制器逻辑可以被耦合到非易失性存储器和传输缓冲器。控制器逻辑可以从非易失性存储器读取多个数据扇区并将所读取的扇区存储在传输缓冲器中。控制器逻辑还可以根据读取多个扇区的各个扇区的完成时间将各个扇区分派到页，各个页包括多个扇区。控制器逻辑还可以响应于确定已经读取了页的所有扇区将扇区的页写入到非易失性存储器。