公开(公告)号：CN116259584A

公开(公告)日：2023-06-13

申请号：CN202211405248.7

申请日：2022-11-10

Applicant: 英特尔公司

Inventor： N·A·卡比尔 ,  J·比勒费尔德 ,  M·昌德霍克 ,  B·米勒 ,  R·弗里兰

IPC: H01L23/29 ,  H01L23/31 ,  H01L23/48

Abstract: 本文公开了在衬底的用于混合接合的表面处的氧化物和碳层。本文的实施例涉及用于对两个管芯进行混合接合的系统、设备或工艺，其中，所述管芯中的至少一者具有将受到混合接合的顶层，该顶层包括一个或多个铜焊盘和包围所述一个或多个铜焊盘的顶部氧化物层，另一包括碳原子的层位于所述氧化物层的下面。该顶部的氧化物层和位于下面的另一碳化物层可以形成从主要是氧化物的顶层的顶部直至主要是碳化物的该另一层的底部的合并梯度层。顶部氧化物层可以是通过使该碳化物层暴露至等离子体处理而形成的。可以描述其他实施例和/或主张对其的保护。

公开(公告)号：CN113851537A

公开(公告)日：2021-12-28

申请号：CN202011505259.3

申请日：2020-12-18

Applicant: 英特尔公司

Inventor： A·阿格拉瓦尔 ,  B·米勒 ,  J·T·卡瓦列罗斯 ,  J·托里斯 ,  K·俊 ,  S·舒克赛 ,  W·拉赫马迪 ,  K·甘古利 ,  R·基奇 ,  M·V·梅斯 ,  A·S·默西

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/088 ,  B82Y10/00

Abstract: 描述了具有应变双纳米线/纳米带沟道结构的全环绕栅集成电路结构，以及制造具有应变双纳米线/纳米带沟道结构的全环绕栅集成电路结构的方法。例如，一种集成电路结构，包括在衬底上方的第一垂直布置的纳米线。所述第一垂直布置的纳米线中的各个纳米线被双轴拉伸应变。所述集成电路结构还包括在所述衬底上方的第二垂直布置的纳米线。所述第二垂直布置的纳米线中的各个纳米线被双轴压缩应变。所述第二垂直布置的纳米线中的所述各个纳米线与所述第一垂直布置的纳米线中的所述各个纳米线横向错开。