-
公开(公告)号：CN113169227B
公开(公告)日：2024-08-27
申请号：CN201880097214.1
申请日：2018-09-07
申请人： 苏州晶湛半导体有限公司
IPC分类号： H01L29/778 , H01L21/338 , H01L21/205
摘要： 提供了一种半导体结构及其形成方法。该半导体结构包括：衬底和设置在衬底上的外延层。外延层的至少一部分掺杂有金属原子，靠近衬底的外延层的下表面的金属原子的掺杂浓度高于1×1017atoms/cm3。
-
公开(公告)号：CN114761615B
公开(公告)日：2024-07-05
申请号：CN201980102451.7
申请日：2019-12-20
申请人： 苏州晶湛半导体有限公司
IPC分类号： C23C16/458 , H01L21/673
摘要： 一种晶圆承载盘(1)及化学气相淀积设备，解决了晶圆(3)的制作过程中，由于受热不均匀导致沉积的外延材料的波长不均匀，从而导致良品率降低的问题。包括：晶圆承载槽(2)；以及两个凸起结构(22)，分别设置在所述晶圆承载槽(2)的底部。
-
公开(公告)号：CN116918076A
公开(公告)日：2023-10-20
申请号：CN202180094221.8
申请日：2021-03-05
申请人： 苏州晶湛半导体有限公司
IPC分类号： H01L29/88
摘要： 本申请提供了一种共振隧穿二极管及其制作方法，共振隧穿二极管包括：第一势垒层，第二势垒层以及位于第一势垒层与第二势垒层之间的势阱层，第一势垒层、第二势垒层以及势阱层的材料为Ⅲ族氮化物，势阱层的材料包含Ga元素；第一势垒层与势阱层之间设置有第一隔离层，和/或第二势垒层与势阱层之间设置有第二隔离层。利用第一隔离层与第二隔离层，阻挡势阱层中的Ga原子向第一势垒层与第二势垒层扩散，保证第一势垒层与第二势垒层的组分均一、防止有效厚度变薄，从而改善器件稳定性及峰谷电流比。
-
公开(公告)号：CN111613535B
公开(公告)日：2023-10-13
申请号：CN201910143592.5
申请日：2019-02-26
申请人： 苏州晶湛半导体有限公司
IPC分类号： H01L21/336 , H01L29/778 , H01L29/207 , H01L29/10 , H01L29/06
摘要： 本发明提出了一种半导体结构及其制备方法，在衬底层之上的缓冲层进行过渡金属和杂质共掺杂使半导体器件实现泄漏电流的降低、提升夹断特性、避免器件电流崩塌，此外通过控制缓冲层中过渡金属和杂质的浓度范围来保证器件在动态特性时漏电流的平衡。
-
公开(公告)号：CN113439342B
公开(公告)日：2024-05-31
申请号：CN201980090925.0
申请日：2019-02-01
申请人： 苏州晶湛半导体有限公司
IPC分类号： H01L29/778
摘要： 本发明提出了一种半导体结构及其制备方法，在衬底层之上设置缓冲层，所述缓冲层包括第一缓冲层和第二缓冲层，在第一缓冲层掺杂过渡金属可以形成深能级陷阱，捕获背景电子，还可避免自由电子向衬底方向的扩散；第二缓冲层中降低过渡金属浓度避免拖尾效应，防止电流崩塌；在缓冲层中周期性的掺杂杂质，使得杂质作为受主杂质，补偿背景电子，减小背景浓度，采用周期性掺杂的方法，可以有效减少缓冲层中因为掺杂而引起的位错。
-
公开(公告)号：CN114072900B
公开(公告)日：2023-09-15
申请号：CN201980098309.X
申请日：2019-07-10
申请人： 苏州晶湛半导体有限公司
IPC分类号： H01L21/683
摘要： 本发明提供了一种晶片承载盘与晶片外延装置，涉及化学沉积装置技术领域，该晶片承载盘包括盘体和设置于盘体上的凹槽；盘体上，在凹槽的气体入口位置设有导流槽，导流槽位于凹槽与盘体侧壁之间并与凹槽贯通。该晶片承载盘缓解了晶片边缘处外延层沉积不均匀的技术问题，有效提高晶片边缘外延沉积质量。
-
公开(公告)号：CN114761615A
公开(公告)日：2022-07-15
申请号：CN201980102451.7
申请日：2019-12-20
申请人： 苏州晶湛半导体有限公司
IPC分类号： C23C16/458 , H01L21/673
摘要： 一种晶圆承载盘(1)及化学气相淀积设备，解决了晶圆(3)的制作过程中，由于受热不均匀导致沉积的外延材料的波长不均匀，从而导致良品率降低的问题。包括：晶圆承载槽(2)；以及两个凸起结构(22)，分别设置在所述晶圆承载槽(2)的底部。
-
公开(公告)号：CN114072900A
公开(公告)日：2022-02-18
申请号：CN201980098309.X
申请日：2019-07-10
申请人： 苏州晶湛半导体有限公司
IPC分类号： H01L21/683
摘要： 本发明提供了一种晶片承载盘与晶片外延装置，涉及化学沉积装置技术领域，该晶片承载盘包括盘体和设置于盘体上的凹槽；盘体上，在凹槽的气体入口位置设有导流槽，导流槽位于凹槽与盘体侧壁之间并与凹槽贯通。该晶片承载盘缓解了晶片边缘处外延层沉积不均匀的技术问题，有效提高晶片边缘外延沉积质量。
-
公开(公告)号：CN113785389A
公开(公告)日：2021-12-10
申请号：CN201980095894.8
申请日：2019-04-29
申请人： 苏州晶湛半导体有限公司
IPC分类号： H01L21/683
摘要： 一种晶片承载盘，包括多个凹槽；设于凹槽内的凸起结构，其中所述凸起结构是不对称的，凸起结构的凸起部分远离晶片承载盘的圆心。使得远离晶片承载盘圆心位置的衬底表面温度升高，即使得衬底凸起的位置温度与其他位置的温度分布基本相同，整个衬底表面受热更均匀，从而衬底上形成的外延晶片波长也更均匀，提高外延晶片质量。
-
公开(公告)号：CN113439342A
公开(公告)日：2021-09-24
申请号：CN201980090925.0
申请日：2019-02-01
申请人： 苏州晶湛半导体有限公司
IPC分类号： H01L29/778
摘要： 本发明提出了一种半导体结构及其制备方法，在衬底层之上设置缓冲层，所述缓冲层包括第一缓冲层和第二缓冲层，在第一缓冲层掺杂过渡金属可以形成深能级陷阱，捕获背景电子，还可避免自由电子向衬底方向的扩散；第二缓冲层中降低过渡金属浓度避免拖尾效应，防止电流崩塌；在缓冲层中周期性的掺杂杂质，使得杂质作为受主杂质，补偿背景电子，减小背景浓度，采用周期性掺杂的方法，可以有效减少缓冲层中因为掺杂而引起的位错。
-
-
-
-
-
-
-
-
-
搜索结果
36 条记录 (耗时 0.034 秒)
