代码的验证方法、系统、设备及计算机存储介质

    公开(公告)号:CN118820063A

    公开(公告)日:2024-10-22

    申请号:CN202410183345.9

    申请日:2024-02-18

    Inventor: 代俊锋 姜琨

    Abstract: 本申请公开了一种代码的验证方法、系统、设备及计算机存储介质。该方法应用于代码的验证系统,包括:利用中央处理器获取并执行第一测试代码,生成第一目标指令;在目标类型的非易失存储器的控制器接收到第一目标指令的情况下,生成第一目标指令对应的第一控制信号;利用时序检查器,基于配置文件中的时序要求信息,对第一控制信号的时序进行校验,并生成第一校验结果;目标类型的非易失存储器的适配器读取RAM内的信息;利用中央处理器执行第二测试代码,利用预设信息对RAM内的信息进行校验,生成第二校验结果,并根据第二校验结果,生成测试代码的验证结果。在保证灵活性和高效性的基础上,更全面的验证了芯片的功能。

    一种验证方法、设备以及片上系统芯片

    公开(公告)号:CN116795616A

    公开(公告)日:2023-09-22

    申请号:CN202210248154.7

    申请日:2022-03-14

    Abstract: 本发明提供一种验证方法、设备以及片上系统芯片,涉及电子设备领域。由验证设备执行方法包括:获取与目标片上系统SoC芯片的功能相对应的预设覆盖率;根据所述预设覆盖率,从测试用例库中选取目标测试用例;根据所述目标测试用例,利用统一验证固件向所述目标SoC芯片发送对应的执行信号;接收所述目标SoC芯片发送的验证结果,统计当前覆盖率,并确定所述当前覆盖率是否满足目标覆盖率,若是,则验证结束,若否,则执行从测试用例库中选取目标测试用例的步骤。本发明的方案,提高了片上系统芯片验证设备的效率。

    唤醒电路及唤醒方法
    4.
    发明公开

    公开(公告)号:CN118819274A

    公开(公告)日:2024-10-22

    申请号:CN202311831205.X

    申请日:2023-12-27

    Abstract: 本申请公开了一种唤醒电路及唤醒方法。唤醒电路中,同步电路接入待检信号且连接第一选择电路,同步电路用于在第一模式下将待检信号同步到与中央处理器的时钟一致的时钟域;第一寄存器接入待检信号且连接第一选择电路,第一寄存器用于在第二模式下锁存待检信号产生的唤醒状态信号;第一选择电路用于在第一模式下输出同步电路的输出端的信号,在第二模式下输出第一寄存器的输出端的信号;第二选择电路用于在第一模式下输出指示时钟打开的信号,在第二模式下且在待检信号产生唤醒条件的时刻输出指示时钟打开的信号,在第二模式下且在待检信号未产生唤醒条件的时刻输出指示时钟关闭的信号。根据本申请实施例,能够将芯片的功耗水平降低。

    集成电路验证系统和方法
    5.
    发明公开

    公开(公告)号:CN118820062A

    公开(公告)日:2024-10-22

    申请号:CN202311831187.5

    申请日:2023-12-27

    Abstract: 本申请公开了一种集成电路验证系统和方法。该系统包括:设有调度器和多个集成电路I2C模块的现场可编程门阵列FPGA,每个I2C模块中包括一个I2C单元,包含多个预先编写好的对各I2C单元的至少一项功能进行验证的验证用例的用例库,用于向用例库发送用例请求,接收用例库基于用例请求发送的目标验证用例,并向调度器发送验证命令集和目标验证用例的验证控制器,以及用于接收验证命令集和目标验证用例,根据验证命令集,将目标验证用例中与各I2C单元对应的验证用例分发给对应的I2C单元的验证控制器,以使各I2C单元基于与其对应的验证用例进行验证,得到各I2C单元的验证结果。以实现高效低成本的对集成电路进行验证。

    一种电源管理电路及电源管理方法

    公开(公告)号:CN116643634A

    公开(公告)日:2023-08-25

    申请号:CN202210141790.X

    申请日:2022-02-16

    Abstract: 本发明提供一种电源管理电路及电源管理方法,该电源管理电路包括:总供电端、第一电压转换器、第二电压转换器、第一开关、第二开关和睡眠唤醒控制模块;第一电压转换器与总供电端连接,输出端与非保持逻辑模块和保持逻辑模块连接;第二开关设置于第一电压转换器与非保持逻辑模块之间;第二电压转换器与总供电端连接,输出端与睡眠唤醒控制模块和保持逻辑模块连接;第一开关设置于第二电压转换器与保持逻辑模块之间;睡眠唤醒控制模块通过第一开关和所述保持逻辑模块连接,并与所述中央处理器内核连接。本发明中,通过保障芯片电路在睡眠唤醒过程期间的持续稳定工作,使得芯片系统经过断电睡眠后还可以快速的响应唤醒,提升电源效率。

    一种通信芯片和电子设备
    7.
    发明公开

    公开(公告)号:CN116864495A

    公开(公告)日:2023-10-10

    申请号:CN202210291984.8

    申请日:2022-03-23

    Abstract: 本发明提供一种通信芯片和电子设备,涉及无线技术领域。该通信芯片包括:用户识别模组,位于系统级封装SIP结构内;以及通信模组,位于SIP结构内并且与用户识别模组连接;其中,用户识别模组包括至少一个第一管脚,通信模组包括至少一个第二管脚,至少一个第一管脚和至少一个第二管脚相对应连接;其中,第一目标管脚和与第一目标管脚对应连接的第二目标管脚之间设置有第一电路,第一目标管脚和第二目标管脚均为非电源端,且第一目标管脚和第二目标管脚均为非接地端。本发明的技术方案,将用户识别模组和通信模组集成,且设置了第一电路,使得可以在大幅减少封装时所需占用的管脚并提升了安全性。

    一种时钟信号处理装置、方法及设备

    公开(公告)号:CN115599608A

    公开(公告)日:2023-01-13

    申请号:CN202110768182.7

    申请日:2021-07-07

    Abstract: 本申请公开了一种时钟信号处理装置、方法及设备,所述装置包括:时钟检测模块和第一时钟切换模块;所述第一时钟切换模块,用于接收第一输入信号;所述时钟检测模块,用于接收第一时钟信号,在检测到所述第一时钟信号存在毛刺的情况下,基于所述第一时钟信号判断第一时钟源是否故障;所述时钟检测模块,还用于在确定所述第一时钟源故障的情况下,触发第一控制信号,并向所述第一时钟切换模块发送所述第一控制信号;所述第一时钟切换模块,还用于基于所述第一控制信号,输出所述第一输入信号;能够提高时钟信号输出的可靠性与准确性。

    一种芯片老化自测试方法及系统

    公开(公告)号:CN113049939A

    公开(公告)日:2021-06-29

    申请号:CN201911376387.X

    申请日:2019-12-27

    Abstract: 本发明提供一种芯片老化自测试方法及系统,属于芯片老化测试领域,所述方法包括:在上电状态下,读取所述芯片的非易失性存储器的用户配置区域中的目标分类标记;从所述芯片存储的若干老化测试项目的测试程序中选出与所述目标分类标记对应的目标老化测试项目的目标测试程序;执行所述目标测试程序,并获取测试结果数据;存储所述测试结果数据。本发明的芯片老化自测试方法,通过读取芯片的用户配置区域中的目标分类标记,以确定芯片所要进行的老化测试项目,从而使芯片自动执行对应的老化测试项目的程序,无需搭配复杂的测试系统和存储设备,实现芯片的自测试,有效简化了测试过程。

    射频校准信息的确定方法、装置及相关设备

    公开(公告)号:CN118199752A

    公开(公告)日:2024-06-14

    申请号:CN202211597839.9

    申请日:2022-12-12

    Abstract: 本公开提供一种射频校准信息的确定方法、装置及相关设备,涉及通信技术领域,其中,所述方法包括:获取原始信号和初始接收信号,其中,所述初始接收信号为所述原始信号经过收发机回路后形成的信号;基于所述初始接收信号和所述原始信号进行迭代校准,确定用于补偿所述收发机回路的信号损益的目标校准信息。其中,所述迭代校准中的第i次校准包括:基于第i次校准的迭代校准信息对所述初始接收信号进行信号补偿,得到第i次校准的校准信号。在本公开实施例中,通过对原始信号和初始接收信号进行迭代校准,以获得用于补偿收发机回路的信号损益的目标校准信息,使基于所述目标校准信息进行信号校准后的收发机回路输出的信号更加可靠。

Patent Agency Ranking