-
公开(公告)号：CN106301297A
公开(公告)日：2017-01-04
申请号：CN201610414692.3
申请日：2016-06-14
申请人： 联发科技股份有限公司
IPC分类号： H03K5/13
CPC分类号： H03K5/134 , G06F17/505 , G06F2217/84 , H03K2005/00195 , H03K5/13
摘要： 本发明公开一种延迟单元，包括：第一延迟元件，在输入节点接收输入信号以产生第一内部信号，第一内部信号在第一内部节点具有相对于输入信号的第一传播延迟，第一延迟元件包括：第一P型晶体管，由电源电压供电并由输入信号控制；第一电阻器，耦接在第一P型晶体管和第一内部节点之间；第二电阻器，耦接至第一内部节点；以及第一N型晶体管，耦接于第二电阻器和接地端之间并由输入信号控制；以及输出逆变器，接收第一内部信号以产生具有相对于输入信号的所需的延迟的输出信号，其中输出逆变器用于提供在标准单元库中定义的对应于接收输出信号的后一阶段的驱动能力，其中所需的延迟通过第一传播延迟来控制。本发明的延迟单元能够得到所需的延迟。
-
公开(公告)号：CN110858136B
公开(公告)日：2021-11-30
申请号：CN201910091855.2
申请日：2019-01-30
申请人： 联发科技股份有限公司
IPC分类号： G06F7/501
摘要： 全加器电路包括进位输出生成电路以及和位生成电路。所述进位输出生成电路配置于基于第一输入信号、第二输入信号以及第三输入信号生成第一输出信号。所述和位生成电路配置于接收所述第一输出信号以及基于所述第一输入信号、所述第二输入信号、所述第三输入信号以及所述第一输出信号生成第二输出信号。所述第一输出信号以及所述第二输出信号提供关于所述第一输入信号、所述第二输入信号以及所述第三输入信号的算术运算结果。所述和位生成电路包括第一上拉网络以及第一下拉网络。在所述第一上拉网络以及所述第一下拉网络的一个或两者中有至多两个堆叠的晶体管。
-
公开(公告)号：CN118897214A
公开(公告)日：2024-11-05
申请号：CN202410387345.0
申请日：2024-04-01
申请人： 联发科技股份有限公司
摘要： 本发明提供了一种电源水平检测电路，其可包括电阻电路，耦接在第一电源端子和第一节点之间，其中该第一电源端子耦接到第一电源电压；上拉电路，耦接在第二电源端子和第二节点之间，其中该第二电源端子耦接到第二电源电压；下拉电路，耦接在该第二节点和公共地线之间；以及输出端子，耦接到该第二节点，并配置为输出检测信号，其中该上拉电路和该下拉电路被配置为根据该第一电源电压和该第二电源电压控制该检测信号开始从第一水平转换到第二水平的时间点。
-
公开(公告)号：CN110858136A
公开(公告)日：2020-03-03
申请号：CN201910091855.2
申请日：2019-01-30
申请人： 联发科技股份有限公司
IPC分类号： G06F7/501
摘要： 全加器电路包括进位输出生成电路以及和位生成电路。所述进位输出生成电路配置于基于第一输入信号、第二输入信号以及第三输入信号生成第一输出信号。所述和位生成电路配置于接收所述第一输出信号以及基于所述第一输入信号、所述第二输入信号、所述第三输入信号以及所述第一输出信号生成第二输出信号。所述第一输出信号以及所述第二输出信号提供关于所述第一输入信号、所述第二输入信号以及所述第三输入信号的算术运算结果。所述和位生成电路包括第一上拉网络以及第一下拉网络。在所述第一上拉网络以及所述第一下拉网络的一个或两者中有至多两个堆叠的晶体管。
-
-
-
搜索结果
4 条记录 (耗时 0.023 秒)
