-
公开(公告)号：CN116097436A
公开(公告)日：2023-05-09
申请号：CN202180052416.6
申请日：2021-07-28
申请人： 美光科技公司
IPC分类号： H01L25/065 , H01L23/525 , H01L23/48 , H01L21/768
摘要： 一种装置可包含具有第一电路的第一裸片及具有第二电路的第二裸片。所述裸片可通过材料层分隔开。所述材料层可包含用于将所述第一裸片电耦合到所述第二裸片的多个穿硅通路(TSV)。所述TSV的第一TSV可将所述第一电路电耦合到所述第二电路，且所述TSV的第二TSV可包含在所述第一TSV中检测到故障的情况下电绕过所述第一TSV以将所述第一电路耦合到所述第二电路的冗余TSV。
-
公开(公告)号：CN115104154A
公开(公告)日：2022-09-23
申请号：CN202080079804.9
申请日：2020-10-12
申请人： 美光科技公司
发明人： V·J·万卡雅拉
摘要： 公开操作存储器装置的方法。一种方法可包含在第一时钟循环期间，在数个裸片中的第一裸片处接收包含与命令相关联的一或多个命令位、一或多个标识位及第一数目个地址位的第一数目个位。所述方法可进一步包含将所述第一数目个位中的至少一些从所述第一裸片传达到至少一个其它裸片。此外，所述方法可包含在第二后续时钟循环期间，在所述第一裸片处接收包含与所述命令相关联的第二数目个地址位的第二数目个位。并且，所述方法可包含将所述第二数目个位中的至少一些从所述第一裸片传达到所述至少一个其它裸片。还公开存储器装置及电子系统。
-
公开(公告)号：CN113535524B
公开(公告)日：2022-09-06
申请号：CN202110312645.9
申请日：2021-03-24
申请人： 美光科技公司
IPC分类号： G06F11/32 , G06F11/30 , G11C11/4076 , G11C29/44 , G06F11/10
摘要： 本公开涉及CRC错误警示同步。一种存储器装置包含循环冗余检查CRC电路，所述CRC电路经配置以指示在从主机装置到所述存储器装置的数据发射中是否已检测到错误。所述CRC电路包含同步计数器，所述同步计数器经配置以使计数与系统时钟同步且发射所述计数。所述CRC电路还包含脉冲宽度控制电路，所述脉冲宽度控制电路经配置以从所述同步计数器接收所述经同步计数且至少部分地基于所述经同步计数产生脉冲宽度控制。此外，所述CRC电路包含同步电路，所述同步电路经配置以接收所述脉冲宽度控制且至少部分地基于所述脉冲宽度控制产生错误警示信号。
-
公开(公告)号：CN115104154B
公开(公告)日：2023-08-25
申请号：CN202080079804.9
申请日：2020-10-12
申请人： 美光科技公司
发明人： V·J·万卡雅拉
摘要： 公开存储器装置中的多循环命令处理以及相关方法、装置及系统。一种方法可包含在第一时钟循环期间，在数个裸片中的第一裸片处接收包含与命令相关联的一或多个命令位、一或多个标识位及第一数目个地址位的第一数目个位。所述方法可进一步包含将所述第一数目个位中的至少一些从所述第一裸片传达到至少一个其它裸片。此外，所述方法可包含在第二后续时钟循环期间，在所述第一裸片处接收包含与所述命令相关联的第二数目个地址位的第二数目个位。并且，所述方法可包含将所述第二数目个位中的至少一些从所述第一裸片传达到所述至少一个其它裸片。
-
公开(公告)号：CN115443502A
公开(公告)日：2022-12-06
申请号：CN202180021506.9
申请日：2021-02-24
申请人： 美光科技公司
发明人： V·J·万卡雅拉
摘要： 公开了用于数据和错误校正信息的单独裸片间连接器以及相关系统、方法和装置。一种设备包含主裸片、包含数据存储元件的目标裸片、裸片间数据连接器，和裸片间错误校正连接器。所述裸片间数据连接器将所述主裸片电耦合到所述目标裸片。所述裸片间数据连接器被配置成在所述主裸片与所述目标裸片之间传导数据。所述裸片间错误校正连接器将所述主裸片电耦合到所述目标裸片。所述裸片间错误校正连接器与所述裸片间数据连接器分离。所述裸片间错误校正连接器被配置成在所述主裸片与所述目标裸片之间传导对应于所述数据的错误校正信息。
-
公开(公告)号：CN115443502B
公开(公告)日：2024-01-19
申请号：CN202180021506.9
申请日：2021-02-24
申请人： 美光科技公司
发明人： V·J·万卡雅拉
摘要： 公开了用于数据和错误校正信息的单独裸片间连接器以及相关系统、方法和装置。一种设备包含主裸片、包含数据存储元件的目标裸片、裸片间数据连接器，和裸片间错误校正连接器。所述裸片间数据连接器将所述主裸片电耦合到所述目标裸片。所述裸片间数据连接器被配置成在所述主裸片与所述目标裸片之间传导数据。所述裸片间错误校正连接器将所述主裸片电耦合到所述目标裸片。所述裸片间错误校正连接器与所述裸片间数据连接器分离。所述裸片间错误校正连接器被配置成在所述主裸片与所述目标裸片之间传导对应于所述数据的错误校正信息。
-
公开(公告)号：CN117171094A
公开(公告)日：2023-12-05
申请号：CN202310640128.3
申请日：2023-06-01
申请人： 美光科技公司
发明人： V·J·万卡雅拉
IPC分类号： G06F15/163 , G06F15/78
摘要： 公开用于多裸片封装中的裸片间信号的中继器方案。所述多裸片封装包含存储器堆叠，所述存储器堆叠包含处理与所述封装的主机的介接的第一存储器裸片，以及经由裸片间连接耦合到所述第一存储器裸片且被配置成与所述第一存储器裸片通信的至少一个第二存储器裸片。一种技术涉及并入定位于每一裸片的发射器之前的多路复用器的使用以便于按需要取决于与所述存储器堆叠相关联的各种因素使裸片间信号在所述存储器堆叠内中继，所述各种因素例如(但不限于)信号的类型、所述裸片间信号的既定接收方，以及所述存储器堆叠的堆叠高度。
-
公开(公告)号：CN113539346B
公开(公告)日：2022-06-28
申请号：CN202110338660.0
申请日：2021-03-30
申请人： 美光科技公司
摘要： 本申请涉及用于检测存储器阵列的层面的检测电路。如所描述，装置可包含检测电路以检测存储器阵列的层面。所述层面可包含：耦合在逻辑高电压节点与所述检测电路之间的导电标识符；耦合到所述检测电路的控制电路。所述控制电路可执行操作，包含将测试启用信号传输到所述检测电路。所述检测电路可响应于所述测试启用信号而生成指示存在所述层面的所述导电标识符的有效信号。所述操作还可包含所述控制电路从所述检测电路接收所述有效信号，及至少部分地基于所述有效信号调整与所述存储器阵列相关联的存储器操作。
-
公开(公告)号：CN113539346A
公开(公告)日：2021-10-22
申请号：CN202110338660.0
申请日：2021-03-30
申请人： 美光科技公司
摘要： 本申请涉及用于检测存储器阵列的层面的检测电路。如所描述，装置可包含检测电路以检测存储器阵列的层面。所述层面可包含：耦合在逻辑高电压节点与所述检测电路之间的导电标识符；耦合到所述检测电路的控制电路。所述控制电路可执行操作，包含将测试启用信号传输到所述检测电路。所述检测电路可响应于所述测试启用信号而生成指示存在所述层面的所述导电标识符的有效信号。所述操作还可包含所述控制电路从所述检测电路接收所述有效信号，及至少部分地基于所述有效信号调整与所述存储器阵列相关联的存储器操作。
-
公开(公告)号：CN115938417A
公开(公告)日：2023-04-07
申请号：CN202210897384.6
申请日：2022-07-28
申请人： 美光科技公司
发明人： V·J·万卡雅拉
摘要： 本申请涉及用于高时延设计的低功率且面积优化的经分频时钟移位器方案。一种存储器装置，其包含存储器单元，所述存储器单元根据具有第一时钟频率的第一时钟信号进行操作且基于数据存取时间进行存取。所述存储器装置可包含用于基于所述数据存取时间延迟存取命令的时钟移位器电路。所述时钟移位器电路包含移位寄存器电路和相位校正电路。所述移位寄存器电路使用具有所述第一时钟频率的某一分数的第二时钟信号来延迟所述存取命令。所述相位校正电路使用所述第一时钟频率的所述分数从所述移位寄存器电路接收所述存取命令，基于所述存取命令的相位信息而延迟所述存取命令，且基于所述数据存取时间使用所述第一时钟频率将所述存取命令输出到所述存储器单元。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.023 秒)
