用于减少行锤击刷新的方法及设备

    公开(公告)号:CN118588131A

    公开(公告)日:2024-09-03

    申请号:CN202410722212.4

    申请日:2020-04-23

    发明人: 何源 伊藤豊

    摘要: 本申请案涉及用于减少行锤击刷新的方法及设备。可基于行地址的位(例如最低有效位)将存储器装置分段成若干区域使得连续字线属于不同区域。存储器装置可起始对应于第一字线的第一行存储器单元的刷新操作。所述存储器装置可确定所述第一行是行锤击攻击的侵略者行,且可确定与第二字线相关联的邻近行作为可能需要刷新(例如,以抵消归因于行锤击攻击的潜在数据损坏)的受害者行。存储器裸片可基于所述受害者行是否属于被掩蔽的区域确定是否对所述受害者行执行行锤击刷新操作。

    自适应终端阻抗电路
    2.
    发明授权

    公开(公告)号:CN112787631B

    公开(公告)日:2024-08-09

    申请号:CN202010810456.X

    申请日:2020-08-13

    发明人: 何源

    IPC分类号: H03H21/00 G11C7/10

    摘要: 本申请案涉及自适应终端阻抗电路。存储器系统包含具有终端电路的存储器装置,所述终端电路为所述存储器装置中的数据信号提供终端阻抗。所述装置还包含经配置以将所述终端阻抗设定为预定值的校准电路。所述装置进一步包含经配置以基于反馈信号调整所述终端阻抗的阻抗调整电路,所述反馈信号指示由于所述存储器装置的温度的改变或所述存储器装置中的电压总线的电压的改变中的至少一者引起的所述终端阻抗的改变。

    执行存储器的低时延存取的设备和方法

    公开(公告)号:CN114115715B

    公开(公告)日:2024-07-16

    申请号:CN202110988251.5

    申请日:2021-08-26

    发明人: 何源 外山大吾

    IPC分类号: G06F3/06

    摘要: 本申请案涉及用以执行存储器的低时延存取的设备和方法。示范性存储器可配置成通过使用低时延寄存器电路来在低时延模式中操作以执行读取或写入命令,实际上执行存储器阵列存取以执行所述读取或写入命令。控制电路确定是应使用低时延操作模式(例如,第一操作模式)还是正常操作模式(例如,第二操作模式)来执行存取命令。在一些实例中,处理器单元经由包含于命令和地址信息中的一或多个位(例如,低时延启用位)来引导所述存储器使用所述低时延操作模式来执行存取命令。

    用于半导体装置的多路复用器
    5.
    发明公开

    公开(公告)号:CN116918474A

    公开(公告)日:2023-10-20

    申请号:CN202180095010.6

    申请日:2021-12-02

    IPC分类号: H10B12/00

    摘要: 一种存储器装置可包括存储器单元阵列,其包括:多个竖直堆叠的存储器单元层级,耦合到所述多个层级中的每一者的相应多个水平存取线,及耦合到所述多个层级中的每一者的多个竖直感测线。所述存储器单元阵列可进一步包括多个多路复用器,其各自耦合到相应竖直感测线且经配置以将所述相应竖直感测线电耦合到水平感测线。所述存储器装置还可包括阵列下半导体(SuA)电路系统,其包括多个感测放大器,每一感测放大器耦合到所述多个多路复用器的相应子集。

    微电子装置、相关电子系统和形成微电子装置的方法

    公开(公告)号:CN116367534A

    公开(公告)日:2023-06-30

    申请号:CN202211663910.9

    申请日:2022-12-23

    IPC分类号: H10B12/00 G11C7/06

    摘要: 本申请大体上涉及微电子装置、相关电子系统和形成微电子装置的方法。一种微电子装置包括第一微电子装置结构,其包括堆叠结构、在堆叠结构内的阶梯结构以及存储器单元的竖直堆叠,堆叠结构包括与绝缘结构竖直交替的导电结构。每个存储器单元的竖直堆叠单独地包括电容器结构的竖直堆叠、各自单独地与电容器结构中的一个电容器结构相邻的晶体管结构,以及竖直延伸穿过晶体管结构的导电柱结构。微电子装置进一步包括第二微电子装置结构,其附接到第一微电子装置结构并包括子字线驱动器区,子字线驱动器区包括竖直覆在阶梯结构的水平区域上面及其内的互补金属氧化物半导体CMOS电路;以及导电接触结构,其在阶梯结构的台阶与子字线驱动器区之间竖直延伸。

    存储器装置数据存取方案以及相关装置、系统和方法

    公开(公告)号:CN115206375A

    公开(公告)日:2022-10-18

    申请号:CN202210140425.7

    申请日:2022-02-16

    发明人: 何源 郭钟太

    IPC分类号: G11C11/4094 G11C11/4063

    摘要: 本申请涉及存储器装置数据存取方案以及相关装置、系统和方法。公开了存储器装置数据存取方案。一或多个实施例可包含一种存储器装置,存储器装置包含第一列平面、第二列平面和数据引导电路。第一列平面可包含:第一边缘;第二边缘;以及第一数量的数位线,第一数量的数位线布置在第一边缘与第二边缘之间。第二列平面可包含:第三边缘,第三边缘被定位成与所述第二边缘相邻;第四边缘;以及第二数量的数位线,第二数量的数位线布置在第三边缘与第四边缘之间。数据引导电路可被配置成使第一数量的数位线中的第一数位线与第二数量的数位线中的第二数位线在逻辑上相关,第一数位线靠近第一边缘并且第二数位线靠近第四边缘。还公开了相关联的系统和方法。

    集成组合件内的参考电压发生器
    8.
    发明公开

    公开(公告)号:CN115116501A

    公开(公告)日:2022-09-27

    申请号:CN202111360550.0

    申请日:2021-11-17

    IPC分类号: G11C5/14 G11C16/08 G11C16/30

    摘要: 本申请涉及一种集成组合件内的参考电压发生器。一些实施例包含一种集成组合件,其具有具备存储器单元和经配置以用于寻址所述存储器单元的感测/存取线的存储器区,且具有接近于所述存储器区的参考电压发生器。所述参考电压发生器包含与所述感测/存取线基本上相同地配置的电阻单元。一些实施例包含一种集成组合件,其具有具备存储器单元、数字线和字线的存储器区。所述存储器单元中的每一个利用所述字线中的一个以及所述数字线中的一个来唯一地寻址。所述字线与驱动器电路系统耦合,且所述数字线与感测电路系统耦合。参考电压发生器接近于所述存储器区。所述参考电压发生器包含与所述字线基本上相同地配置的电阻单元,和/或包含与所述数字线基本上相同地配置的电阻单元。

    集成组件
    9.
    发明公开
    集成组件 审中-实审

    公开(公告)号:CN114758705A

    公开(公告)日:2022-07-15

    申请号:CN202111458281.1

    申请日:2021-12-02

    发明人: 何源 B·D·巴里

    IPC分类号: G11C16/04 G11C15/04

    摘要: 一些实施例包括在基底上具有存储器阵列的集成组件。第一感测放大器电路系统与所述基底相关联,并且包括位于所述存储器阵列正下方的感测放大器。垂直延伸的数位线与所述存储器阵列相关联,并且与所述第一感测放大器电路系统耦合。第二感测放大器电路系统与所述基底相关联,并且从所述第一感测放大器电路系统偏离。控制电路系统被配置为选择性地将所述数位线耦合到电压供给端子或所述第二感测放大器电路系统。

    集成组合件内的参考电压产生器

    公开(公告)号:CN114756077A

    公开(公告)日:2022-07-15

    申请号:CN202111224444.X

    申请日:2021-10-19

    IPC分类号: G05F1/56

    摘要: 本申请案涉及集成组合件内的参考电压产生器。一些实施例包含集成组合件,其具有基底之上的层面且具有由所述层面支撑的存储器单元。所述存储器单元中的每一者包含电容性单元及晶体管。所述存储器单元的所述个别电容性单元各自具有存储节点电极、板电极及所述存储节点电极与所述板电极之间的电容器电介质材料。参考电压产生器包含由所述层面支撑的电阻性单元。所述电阻性单元类似于所述存储器单元但包含互连单元来代替所述电容性单元。一些邻近电阻性单元的所述互连单元彼此短接。