-
公开(公告)号：CN106910772B
公开(公告)日：2021-06-15
申请号：CN201610944851.0
申请日：2016-11-02
Applicant: 罗伯特·博世有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明涉及半导体结构元件(10)，它具有多个沟槽及设置在这些沟槽中的一种导电材料的区段(16，20)。导电材料(16)根据沟槽型MOSFET被用作栅极电极。没有用作栅极电极的一部分印制导线被电绝缘及用作栅极串联电阻(20)。此外还提出用于制造这种半导体结构元件(10)的方法及用于车辆的控制装置。
-
公开(公告)号：CN107112323B
公开(公告)日：2021-03-26
申请号：CN201580059120.1
申请日：2015-09-18
Applicant: 罗伯特·博世有限公司
IPC: H01L27/02
Abstract: 具有平面衬底(2)集成半导体电路(1)在绝缘层(3)上布置，其中，半导体层(4)在所述绝缘层(3)上布置，其中，所述半导体层(4)具有至少三个直接彼此邻接的区段(5,6,7)，其中，所述彼此邻接的区段(5,6,7)具有相反的载流子，从而交替地构造pn结或np结，其中，当所述半导体层(4)电接通时，所述三个彼此邻接的区段(5，6,7)构造导通方向上的二极管(11)和截止方向上的二极管(12)，其中，接通层(8)例如在所述区段(6,7)上布置，所述区段代表所述截止方向上的二极管(12)，从而所述截止方向上的二极管(12)短接，并且金属层(9)在所述接通层(8)上布置，其中，所述金属层(9)完全覆盖所述接通层(8)并且至少局部地以一垂直距离横向地在所述三个彼此邻接的区段(5，6,7)上面布置。
-
公开(公告)号：CN104229723B
公开(公告)日：2019-03-22
申请号：CN201410270139.8
申请日：2014-06-17
Applicant: 罗伯特·博世有限公司
Abstract: 提出一种基于晶片级的用于垂直混合集成部件的封装方案，其能够实现各个部件元件和整个部件的简单且低成本的电接通。因此，实现晶片级封装形式的部件(100)，其具有至少两个相互重叠地装配的构件衬底(110，120)和一个浇注的、上方的、由电绝缘的浇注材料构成的封闭层(30)，其中在上侧上通过至少一个接触凸柱(24)实现所述部件(100)的外部电接通，所述接触凸柱嵌入所述封闭层(30)中，从而所述接触凸柱的下端与一个构件衬底(110)的布线层(114)连接，而所述接触凸柱的上端在所述封闭层(30)的表面中暴露。
-
公开(公告)号：CN107112323A
公开(公告)日：2017-08-29
申请号：CN201580059120.1
申请日：2015-09-18
Applicant: 罗伯特·博世有限公司
IPC: H01L27/02
CPC classification number: H01L27/0255
Abstract: 具有平面衬底(2)集成半导体电路(1)在绝缘层(3)上布置，其中，半导体层(4)在所述绝缘层(3)上布置，其中，所述半导体层(4)具有至少三个直接彼此邻接的区段(5,6,7)，其中，所述彼此邻接的区段(5,6,7)具有相反的载流子，从而交替地构造pn结或np结，其中，当所述半导体层(4)电接通时，所述三个彼此邻接的区段(5，6,7)构造导通方向上的二极管(11)和截止方向上的二极管(12)，其中，接通层(8)例如在所述区段(6,7)上布置，所述区段代表所述截止方向上的二极管(12)，从而所述截止方向上的二极管(12)短接，并且金属层(9)在所述接通层(8)上布置，其中，所述金属层(9)完全覆盖所述接通层(8)并且至少局部地以一垂直距离横向地在所述三个彼此邻接的区段(5，6,7)上面布置。
-
公开(公告)号：CN104229723A
公开(公告)日：2014-12-24
申请号：CN201410270139.8
申请日：2014-06-17
Applicant: 罗伯特·博世有限公司
CPC classification number: H01L29/0657 , B81C1/00238 , B81C2203/0118 , B81C2203/0792 , H01L23/3114 , H01L25/0657 , H01L25/50 , H01L2224/48091 , H01L2224/48471 , H01L2225/06506 , H01L2225/06568 , H01L2924/00014
Abstract: 本发明提出一种基于晶片级的用于垂直混合集成部件的封装方案，其能够实现各个部件元件和整个部件的简单且低成本的电接通。因此，实现晶片级封装形式的部件(100)，其具有至少两个相互重叠地装配的构件衬底(110，120)和一个浇注的、上方的、由电绝缘的浇注材料构成的封闭层(30)，其中在上侧上通过至少一个接触凸柱(24)实现所述部件(100)的外部电接通，所述接触凸柱嵌入所述封闭层(30)中，从而所述接触凸柱的下端与一个构件衬底(110)的布线层(114)连接，而所述接触凸柱的上端在所述封闭层(30)的表面中暴露。
-
Patent Agency Ranking
公开(公告)号：CN116830272A
公开(公告)日：2023-09-29
申请号：CN202180092983.4
申请日：2021-12-02
Applicant: 罗伯特·博世有限公司
IPC: H01L29/06
Abstract: 一种垂直功率晶体管(200)，其具有：正面和背面，其中，所述正面与所述背面对置；漂移区(202)，所述漂移区具有带有第一载流子类型的第一掺杂；体区(203)，所述体区具有带有第二载流子类型的第二掺杂，其中，所述体区(203)布置在所述漂移区(202)上；以及，沟槽(204)，所述沟槽基本上垂直地从所述正面开始延伸到所述漂移区(202)中，其特征在于，第一区域(212)和第二区域(213)布置在所述沟槽(204)之间，其中，所述第一区域(212)居中地布置在所述沟槽(204)之间并且所述第二区域(213)布置在所述第一区域(212)与所述沟槽(204)之间，其中，所述第一区域(212)和所述第二区域(213)从所述体区(203)开始基本上垂直地延伸到所述漂移区(202)中，其中，所述第一区域(212)具有带有所述第二载流子类型的第三掺杂并且所述第二区域(213)具有带有所述第一载流子类型的所述第一掺杂，其中，所述第二掺杂和所述第三掺杂不同。
-
公开(公告)号：CN104241228B
公开(公告)日：2018-07-17
申请号：CN201410275934.6
申请日：2014-06-19
Applicant: 罗伯特·博世有限公司
IPC: H01L23/48
CPC classification number: H01L23/481 , B81C1/00238 , B81C3/001 , B81C2203/0109 , B81C2203/0792 , G01C19/5783 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种用于ASIC构件中的穿通接触部的实现方案，所述ASIC构件能够简单地集成在ASIC衬底的CMOS工艺中。所述ASIC构件(120)具有有效的前侧，在所述有效的前侧中实现电路功能(20)。所述至少一个穿通接触部(15)应建立所述有效的前侧与所述构件背侧之间的电连接。根据本发明，在前侧通过至少一个完全填充的前侧沟槽(151)限定所述穿通接触部(15)，而在背侧通过至少一个没有完全填充的背侧沟槽(154)限定所述穿通接触部。所述背侧沟槽(154)通到经填充的前侧沟槽(151)中。
-
公开(公告)号：CN117199064A
公开(公告)日：2023-12-08
申请号：CN202310665270.3
申请日：2023-06-06
Applicant: 罗伯特·博世有限公司
IPC: H01L25/18 , H01L23/544 , G01R31/327
Abstract: 本发明涉及共源共栅组件和半导体模块。共源共栅组件具有：衬底、JFET、MOSFET和至少一个传感机构，MOSFET的漏极接头与JFET的源极接头电连接，MOSFET的源极接头与JFET的栅极接头电连接，第一半导体层和第二半导体层经由连接材料上下堆叠地布置，在第一半导体层中构造有MOSFET，在第二半导体层中构造有JFET，经由连接材料在JFET与MOSFET之间不仅实现电耦合、还实现热耦合，堆叠的半导体层布置在衬底上，第一半导体层具有构造有MOSFET的第一子区域和构造有至少一个传感机构的至少一个第二子区域，传感机构设立用于检测涉及JFET的至少一个物理参量并且提供表示物理参量的信号。
-
公开(公告)号：CN106910772A
公开(公告)日：2017-06-30
申请号：CN201610944851.0
申请日：2016-11-02
Applicant: 罗伯特·博世有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7827 , H01L29/407 , H01L29/4236 , H01L29/66666 , H01L29/78 , H01L29/66477
Abstract: 本发明涉及半导体结构元件(10)，它具有多个沟槽及设置在这些沟槽中的一种导电材料的区段(16，20)。导电材料(16)根据沟槽型MOSFET被用作栅极电极。没有用作栅极电极的一部分印制导线被电绝缘及用作栅极串联电阻(20)。此外还提出用于制造这种半导体结构元件(10)的方法及用于车辆的控制装置。
-
公开(公告)号：CN104241228A
公开(公告)日：2014-12-24
申请号：CN201410275934.6
申请日：2014-06-19
Applicant: 罗伯特·博世有限公司
IPC: H01L23/48
CPC classification number: H01L23/481 , B81C1/00238 , B81C3/001 , B81C2203/0109 , B81C2203/0792 , G01C19/5783 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种用于ASIC构件中的穿通接触部的实现方案，所述ASIC构件能够简单地集成在ASIC衬底的CMOS工艺中。所述ASIC构件(120)具有有效的前侧，在所述有效的前侧中实现电路功能(20)。所述至少一个穿通接触部(15)应建立所述有效的前侧与所述构件背侧之间的电连接。根据本发明，在前侧通过至少一个完全填充的前侧沟槽(151)限定所述穿通接触部(15)，而在背侧通过至少一个没有完全填充的背侧沟槽(154)限定所述穿通接触部。所述背侧沟槽(154)通到经填充的前侧沟槽(151)中。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
