公开(公告)号：CN102655077B

公开(公告)日：2016-03-09

申请号：CN201210063031.2

申请日：2012-03-01

申请人： 精工电子有限公司

发明人： 加藤伸二郎 ,  原田博文

IPC分类号： H01L21/02

CPC分类号： H01L28/24

摘要： 本发明使由阻挡金属膜和铝电极膜构成的层叠电极的前端区域为单层的阻挡金属电极，用剥离法形成在并列的阻挡金属电极间电连接的电阻器。从而提供在形成带有膜厚较薄的电阻器的电阻元件时针对电阻器的断线而言较强的电阻元件。

公开(公告)号：CN105320201A

公开(公告)日：2016-02-10

申请号：CN201510465999.1

申请日：2015-07-31

申请人： 精工电子有限公司

发明人： 原田博文 ,  加藤伸二郎

IPC分类号： G05F1/56

CPC分类号： G05F1/468 ,  G11C5/147

摘要： 本发明题为“半导体集成电路装置及其输出电压调整方法”。本发明提供一种半导体集成电路装置，其包含能够经由调整输入端子输入电压及电流并使阈值电压变化的存储器元件，能够根据该阈值电压而使输出电压变化。进而，提供一种输出电压调整方法，在该半导体集成电路装置中，以使对调整输入端子的输入电压变化，从而使输出电压变化的方法设定任意的输出电压。

公开(公告)号：CN101740571A

公开(公告)日：2010-06-16

申请号：CN200910252347.4

申请日：2009-11-26

申请人： 精工电子有限公司

发明人： 原田博文

IPC分类号： H01L27/092 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L21/823892 ,  H01L27/0207 ,  H01L27/0928

摘要： 本发明半导体集成电路装置。所提供的是一种半导体集成电路装置，它能够实现要求具有相邻晶体管之间的高精度相对比率的模拟电路，其尺寸和成本被降低。单个MOS晶体管设置在每个阱区中。组合多个MOS晶体管以便充当模拟电路块。由于可使阱区与沟道区之间的距离彼此相等，所以可获得高精度半导体集成电路装置。

公开(公告)号：CN100524818C

公开(公告)日：2009-08-05

申请号：CN200410061688.0

申请日：2004-06-24

申请人： 精工电子有限公司

发明人： 原田博文

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7811

摘要： 提供一种获得高可靠性的垂直MOS晶体管和一种制造该垂直MOS晶体管的方法。在同一衬底上形成具有不同宽度和深度的两种类型的沟槽，而不用增加制造工艺步骤。将具有窄宽度的浅沟槽的沟槽主要用于驱动晶体管并将具有宽深沟槽的沟槽，用于防止长期可靠性的退化的措施。造成源和漏之间的损伤以至在宽、深沟槽处扩展，但不会导致长期特性退化。

公开(公告)号：CN1227745C

公开(公告)日：2005-11-16

申请号：CN01111690.0

申请日：2001-03-22

申请人： 精工电子有限公司

发明人： 原田博文 ,  小山内润

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 提供一种垂直MOS晶体管及其制造方法。当栅极电压加到栅电极时，沿着沟槽的p-外延生长层内部形成沟道，使电子流从n+漏层流向p-外延生长层。栅极和漏层之间隔着栅极氧化膜相互交叠的面积较先有技术的小，由此使反馈电容变小，使高频特性得以改善。此外，由于栅极氧化膜中处于沟槽底部的部分较处于沟槽侧壁的部分厚，因而栅极与n+半导体基片的距离较先有技术的大，导致栅极与n+半导体基片的电容较先有技术的小，其高频特性就得以改善。

公开(公告)号：CN1197168C

公开(公告)日：2005-04-13

申请号：CN00135316.0

申请日：2000-10-18

申请人： 精工电子有限公司

发明人： 原田博文

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/1095

摘要： 提供一种垂直MOS晶体管，其中改善了高频特性，实现了低电压工作，获得了波动小的稳定特性。沟槽栅氧化之后，采用倾斜离子注入在侧壁形成体区，形成栅电极之后，采用倾斜离子注入形成低浓度源区，从而抑制了栅和源之间的电容以及栅和漏之间的电容。当采用上述体区形成方法时，沟道区的漏和源之间的杂质分布也得以均匀。此外，由于沟道长度决定于腐蚀设备，通过对沟槽腐蚀和栅电极腐蚀采用相同的设备，能够获得稳定沟道长度。

公开(公告)号：CN1905190B

公开(公告)日：2015-06-10

申请号：CN200610128558.3

申请日：2006-07-28

申请人： 精工电子有限公司

发明人： 塚本明子 ,  原田博文

IPC分类号： H01L27/04

CPC分类号： H01L28/20

摘要： 提供一种可形成具有较好比率精确度的多晶硅电阻器以便设计具有高精确度的电阻器电路的方法。该方法中，构成多晶硅电阻器的低浓度杂质区域在纵向方向上的长度根据与低浓度杂质区域交叠的金属部分所占据的面积而改变，从而在不改变电阻器的外部形状和占据的面积的情况下校正电阻的变化。

公开(公告)号：CN100539145C

公开(公告)日：2009-09-09

申请号：CN200510088561.2

申请日：2005-08-04

申请人： 精工电子有限公司

发明人： 原田博文

IPC分类号： H01L27/04

CPC分类号： H01L28/20 ,  H01L27/0802 ,  Y10S257/904

摘要： 为了提供稳定的电阻电路，多晶硅电阻器覆盖有连接到电阻电路的其中一端的金属布线，并且由于金属布线和电阻器之间的合成电势差引起的电阻的变化通过逐渐改变组成电阻电路的各个电阻器的低浓度杂质区和高浓度杂质区的长度而被消除。

公开(公告)号：CN1734768A

公开(公告)日：2006-02-15

申请号：CN200510088561.2

申请日：2005-08-04

申请人： 精工电子有限公司

发明人： 原田博文

IPC分类号： H01L27/04

CPC分类号： H01L28/20 ,  H01L27/0802 ,  Y10S257/904

摘要： 为了提供稳定的电阻电路，多晶硅电阻器覆盖有连接到电阻电路的其中一端的金属布线，并且由于金属布线和电阻器之间的合成电势差引起的电阻的变化通过逐渐改变组成电阻电路的各个电阻器的低浓度杂质区和高浓度杂质区的长度而被消除。

公开(公告)号：CN1214468C

公开(公告)日：2005-08-10

申请号：CN01122162.3

申请日：2001-06-02

申请人： 精工电子有限公司

发明人： 原田博文

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/4933

摘要： 本发明揭示的是垂直MOS晶体管及其制造方法，其中降低了栅极电阻，提高了高频特性，并且与传统方法相比提高了产量。当栅极电压加到栅极上时，沟道在管身主体区中沿着沟渠形成，并且电子或电流从漏极层流到源极层。这里，沟渠中的栅极具有多晶硅膜和金属膜的压合结构。由此，栅极电阻降低，并且高频特性得到提高。进一步，根据本发明的结构和制造方法，当蚀刻用于形成栅极时，在沟渠中栅极的上部产生的凹陷部分，较不可能产生，这样，可以避免由于凹陷部分导致的故障和可靠性不足。