-
公开(公告)号：CN114305485B
公开(公告)日：2024-07-05
申请号：CN202111671822.9
申请日：2021-12-31
Applicant: 科大讯飞股份有限公司
IPC: A61B7/04
Abstract: 本发明提供一种心跳监测装置以及心跳监测方法、计算机可读存储介质，心跳监测装置包括：麦克风阵列，包括多个麦克风单元，所述多个麦克风单元阵列排布；所述多个麦克风单元用于采集待测目标的心音数据，得到多个原始心音数据；处理单元，连接所述麦克风单元用于基于所述原始心音数据确定所述待测目标的心音图。其能够以非接触的方式获取待测目标的心音图，满足用户隐私和卫生方面的需求，并且能够用于医学诊断。
-
公开(公告)号：CN107102962B
公开(公告)日：2019-10-18
申请号：CN201710289365.4
申请日：2017-04-27
Applicant: 科大讯飞股份有限公司
Abstract: 本申请提出一种基于可编程逻辑器件的板卡电路和计算机设备，上述基于可编程逻辑器件的板卡电路，包括：子板、母板和散热板；所述子板的背面设置有可编程逻辑器件和高速连接器，所述子板的正面设置有存储芯片，所述子板通过所述高速连接器与所述母板进行通信；所述子板安装在所述母板的上方，所述散热板安装在所述子板与所述母板之间，所述子板的可编程逻辑器件通过所述散热板进行散热。本申请在半长半高和单槽厚度的板卡尺寸下实现了高密度FPGA、百瓦级供电模块、4通道高速内存和光通信接口布局，能够很好地满足云计算、大数据和人工智能加速等应用场景的应用需求。并且，上述板卡电路尺寸小，对主机空间的适应性强。
-
公开(公告)号：CN111581595B
公开(公告)日：2024-02-13
申请号：CN202010334174.7
申请日：2020-04-24
Applicant: 科大讯飞股份有限公司
IPC: G06F17/16
Abstract: 本发明公开了一种矩阵乘法计算方法及计算电路，其中，计算方法包括：存储第一阵列数据，其中，所述第一阵列数据被限定为多个Nα×β的第一子数据矩阵；存储第二阵列数据，其中，所述第二阵列数据被限定为多个β×γ的第二子数据矩阵；从第一子数据矩阵中同步获取N个同列第一数据，从第二子数据矩阵中获取第二数据，并在N个时钟周期依次分别将所述N个同列第一数据与所述第二数据进行矩阵乘法运算。通过此方法能够提高计算效率。
-
公开(公告)号：CN111580784A
公开(公告)日：2020-08-25
申请号：CN202010281365.1
申请日：2020-04-10
Applicant: 科大讯飞股份有限公司
IPC: G06F7/552
Abstract: 本发明公开了一种幂函数计算装置及幂函数计算方法，其中，装置包括：输入电路，用于接收第一输入信息；存储电路，用于存储指定幂函数查找表；第一判断电路，连接输入电路，用于判断第一输入信息是否处于预设区间内；移位电路，连接第一判断电路，用于在第一输入信息未处于预设区间内时，利用第一移位值对第一输入信息进行移位得到第二信息，第二信息在预设区间内；运算电路，连接移位电路及存储电路，用于使用处于预设区间内的第一输入信息或第二信息在指定幂函数查找表中进行查找得到查表结果，并利用查表结果及幂函数的指数进行第一计算获取第一输入信息的幂函数值。用以在数字电路中实现特殊幂函数的计算，并且输出结果精度高。
-
公开(公告)号：CN111580784B
公开(公告)日：2023-07-25
申请号：CN202010281365.1
申请日：2020-04-10
Applicant: 科大讯飞股份有限公司
IPC: G06F7/552
Abstract: 本发明公开了一种幂函数计算装置及幂函数计算方法，其中，装置包括：输入电路，用于接收第一输入信息；存储电路，用于存储指定幂函数查找表；第一判断电路，连接输入电路，用于判断第一输入信息是否处于预设区间内；移位电路，连接第一判断电路，用于在第一输入信息未处于预设区间内时，利用第一移位值对第一输入信息进行移位得到第二信息，第二信息在预设区间内；运算电路，连接移位电路及存储电路，用于使用处于预设区间内的第一输入信息或第二信息在指定幂函数查找表中进行查找得到查表结果，并利用查表结果及幂函数的指数进行第一计算获取第一输入信息的幂函数值。用以在数字电路中实现特殊幂函数的计算，并且输出结果精度高。
-
Patent Agency Ranking
公开(公告)号：CN111597138B
公开(公告)日：2024-02-13
申请号：CN202010345579.0
申请日：2020-04-27
Applicant: 科大讯飞股份有限公司
IPC: G06F15/167 , G06F15/173
Abstract: 本发明提供一种X型链路结构的多并发RAM数据传输方法及结构，该方法包括：通过多个物理独立的子RAM映射成一个共享存储RAM；获取基于共享存储的片上多核处理器的每个核所对应的接口；在所述接口与所述子RAM之间设置多级链路传输结构，每一级所述链路传输结构设置有多个X型结构路由器；每个所述接口通过所述X型结构路由器与每个所述子RAM之间形成固定的传输路径，以对数据流进行发送或响应。本发明解决现有多并发RAM电路面积过大且仲裁电路过于复杂，造成布局布线困难的问题，无需路由FIFO和仲裁电路，因而硬件资源开销小，只有少量扇入扇出的x型路由器，简化布局布线并有效提升电路主频。
-
公开(公告)号：CN114356278A
公开(公告)日：2022-04-15
申请号：CN202111399689.6
申请日：2021-11-19
Applicant: 科大讯飞股份有限公司
IPC: G06F7/08
Abstract: 本发明公开了一种排序电路以及芯片，排序电路包括：多条第一类型排序链，其中，第一类型排序链分别包括n个依次连接的排序单元；第二类型排序链，包括n个依次连接的排序单元；其中，在输入数据排序阶段，第一类型排序链和第二类型排序链被配置为分别接收一组待处理数据，以并行对待处理数据进行初始排序，得到初始排序结果；在数据再排序阶段，第二类型排序链进一步被配置为对第一类型排序链和第二类型排序链的初始排序结果进行再次排序，以得到最终排序结果。该排序电路适用于数据量大的数据的排序，不受数据量的限制，应用范围广泛，且效率高。
-
公开(公告)号：CN111581595A
公开(公告)日：2020-08-25
申请号：CN202010334174.7
申请日：2020-04-24
Applicant: 科大讯飞股份有限公司
IPC: G06F17/16
Abstract: 本发明公开了一种矩阵乘法计算方法及计算电路，其中，计算方法包括：存储第一阵列数据，其中，所述第一阵列数据被限定为多个Nα×β的第一子数据矩阵；存储第二阵列数据，其中，所述第二阵列数据被限定为多个β×γ的第二子数据矩阵；从第一子数据矩阵中同步获取N个同列第一数据，从第二子数据矩阵中获取第二数据，并在N个时钟周期依次分别将所述N个同列第一数据与所述第二数据进行矩阵乘法运算。通过此方法能够提高计算效率。
-
公开(公告)号：CN108647045A
公开(公告)日：2018-10-12
申请号：CN201810229334.4
申请日：2018-03-20
Applicant: 科大讯飞股份有限公司
Abstract: 本公开提供一种激活函数的实现方法及装置、存储介质、电子设备。该方法包括：基于采样点的预设位宽，将激活函数的定义域划分为N个子区间，并确定出每个子区间对应的采样点数目；获得每个采样点对应的采样值，生成所述激活函数的查找表；将所述激活函数所有的采样值进行分组处理，得到M个采样组，确定出每个采样组的基准采样值、以及该采样组内的剩余采样值与所述基准采样值之间的差值，所述差值消耗的存储位宽小于该差值对应的剩余采样值消耗的存储位宽；依据所述查找表的预设存储精度，对各采样组的基准采样值和差值进行压缩存储，用以节省所述查找表占用的存储空间。如此方案，可以在确保输出精度的同时，降低资源消耗，节省硅片面积。
-
公开(公告)号：CN114356278B
公开(公告)日：2025-02-25
申请号：CN202111399689.6
申请日：2021-11-19
Applicant: 科大讯飞股份有限公司
IPC: G06F7/08
Abstract: 本发明公开了一种排序电路以及芯片，排序电路包括：多条第一类型排序链，其中，第一类型排序链分别包括n个依次连接的排序单元；第二类型排序链，包括n个依次连接的排序单元；其中，在输入数据排序阶段，第一类型排序链和第二类型排序链被配置为分别接收一组待处理数据，以并行对待处理数据进行初始排序，得到初始排序结果；在数据再排序阶段，第二类型排序链进一步被配置为对第一类型排序链和第二类型排序链的初始排序结果进行再次排序，以得到最终排序结果。该排序电路适用于数据量大的数据的排序，不受数据量的限制，应用范围广泛，且效率高。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.027 seconds)
