-
公开(公告)号：CN112187283B
公开(公告)日：2024-05-31
申请号：CN202011112261.4
申请日：2020-10-16
Applicant: 福州大学
Abstract: 本发明涉及一种基于近似计算的正交匹配追踪重构方法，包括以下步骤：步骤S1：采集原始信号，并进行预处理；步骤S2:将预处理后的输入信号，基于压缩感知理论，映射成低维的测量信号；步骤S3:采用基于近似计算的正交匹配追踪重构算法，对测量信号进行重构，进一步得到的重构信号。本发明能够通过减少最小二乘运算的次数，进而减少矩阵求逆的次数，有效降低算法的计算复杂度，提高信号重构效率。
-
公开(公告)号：CN104980129B
公开(公告)日：2018-04-13
申请号：CN201510410407.6
申请日：2015-07-14
Applicant: 福州大学
IPC: H03K3/02
Abstract: 本发明涉及一种基于惠普忆阻器的扫描触发器电路及其设计方法。该扫描触发器电路，包括主从触发器、二选一数据选择器、存储控制模块、回传控制模块和忆阻器；所述主从触发器分别与所述二选一数据选择器、存储控制模块、回传控制模块连接，所述存储控制模块和回传控制模块还连接至所述忆阻器；所述存储控制模块用于控制所述主从触发器的数据传输至忆阻器；所述回传控制模块用于控制所述忆阻器中的数据回传至所述主从触发器。本发明实现了在整个触发器被断电之前，通过存储控制模块，把主从触发器中保持的数据存储到忆阻器中；当触发器被重新上电，忆阻器说保存的数据可以通过回传控制电路回传至主从触发器中。
-
-
公开(公告)号：CN109032561A
公开(公告)日：2018-12-18
申请号：CN201810801889.1
申请日：2018-07-20
Applicant: 福州大学
IPC: G06F7/501
CPC classification number: G06F7/501
Abstract: 本发明涉及一种进位旁路输出为进位选择的可逆逻辑加法器电路，包括FG门电路、TOF门电路、第一DPG门电路、第二DPG门电路、第三DPG门电路、第四DPG门电路、第一HNG门电路、第二HNG门电路、第三HNG门电路、第四HNG门电路、第五HNG门电路、第六HNG门电路、第七HNG门电路、第八HNG门电路、第一Fediken门电路、第二Fediken门电路、第三Fediken门电路、第四Fediken门电路、第五Fediken门电路、以及第六Fediken门电路。本发明能够实现减少垃圾输出，减少常量输入，以及减少可逆门数。
-
公开(公告)号：CN117270814A
公开(公告)日：2023-12-22
申请号：CN202311251486.1
申请日：2023-09-26
Applicant: 福州大学
IPC: G06F7/575
Abstract: 本发明提供了一种数字化的存内运算单元电路，Address通过DECODER译码成operation type以及word line；LOGIC ARRAY根据word line使能对应的cell；同时每个cell根据operation type进行单个bit的逻辑运算；在进行范围最值检索使能时，逻辑阵列输出WIRE NAND的结果给MAX/MIN ARRAY进行筛选；MAX/MIN ARRAY结束筛选后，LOGIC ARRAY根据最值所在的位置输出对应数据。应用本技术方案可实现使用数字电路的模式来实现逻辑内存，更加灵活。可以根据使用场景增加或减少存内逻辑。
-
Patent Agency Ranking
公开(公告)号：CN112187283A
公开(公告)日：2021-01-05
申请号：CN202011112261.4
申请日：2020-10-16
Applicant: 福州大学
Abstract: 本发明涉及一种基于近似计算的正交匹配追踪重构方法，包括以下步骤：步骤S1：采集原始信号，并进行预处理；步骤S2:将预处理后的输入信号，基于压缩感知理论，映射成低维的测量信号；步骤S3:采用基于近似计算的正交匹配追踪重构算法，对测量信号进行重构，进一步得到的重构信号。本发明能够通过减少最小二乘运算的次数，进而减少矩阵求逆的次数，有效降低算法的计算复杂度，提高信号重构效率。
-
公开(公告)号：CN104980129A
公开(公告)日：2015-10-14
申请号：CN201510410407.6
申请日：2015-07-14
Applicant: 福州大学
IPC: H03K3/02
Abstract: 本发明涉及一种基于惠普忆阻器的扫描触发器电路及其设计方法。该扫描触发器电路，包括主从触发器、二选一数据选择器、存储控制模块、回传控制模块和忆阻器；所述主从触发器分别与所述二选一数据选择器、存储控制模块、回传控制模块连接，所述存储控制模块和回传控制模块还连接至所述忆阻器；所述存储控制模块用于控制所述主从触发器的数据传输至忆阻器；所述回传控制模块用于控制所述忆阻器中的数据回传至所述主从触发器。本发明实现了在整个触发器被断电之前，通过存储控制模块，把主从触发器中保持的数据存储到忆阻器中；当触发器被重新上电，忆阻器说保存的数据可以通过回传控制电路回传至主从触发器中。
-
公开(公告)号：CN109032561B
公开(公告)日：2022-10-14
申请号：CN201810801889.1
申请日：2018-07-20
Applicant: 福州大学
IPC: G06F7/501
Abstract: 本发明涉及一种进位旁路输出为进位选择的可逆逻辑加法器电路，包括FG门电路、TOF门电路、第一DPG门电路、第二DPG门电路、第三DPG门电路、第四DPG门电路、第一HNG门电路、第二HNG门电路、第三HNG门电路、第四HNG门电路、第五HNG门电路、第六HNG门电路、第七HNG门电路、第八HNG门电路、第一Fediken门电路、第二Fediken门电路、第三Fediken门电路、第四Fediken门电路、第五Fediken门电路、以及第六Fediken门电路。本发明能够实现减少垃圾输出，减少常量输入，以及减少可逆门数。
-
-
公开(公告)号：CN209497452U
公开(公告)日：2019-10-15
申请号：CN201920303171.X
申请日：2019-03-11
Applicant: 福州大学
Abstract: 本实用新型涉及一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，包括第一至第五反相器、第一至第三与门、第一至第五异或门、以及传输门；其中第一至第四异或门的输入端为A端、A非端、B端，输出端为Y端；第五异或门的输入端包括A端、B端，输出端为Y端；第一至第三与门的输入端为A端、A非端、B端，输出端为Y端；本实用新型与采用互补CMOS电路来实现SAYEM可逆逻辑门电路相比，存在使用MOS数量少，面积小，在在管子选相同尺寸时，传播延时少，性能好等优点。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.013 seconds)
