公开(公告)号：CN1682368A

公开(公告)日：2005-10-12

申请号：CN03822030.X

申请日：2003-08-21

Applicant: 皇家飞利浦电子股份有限公司

Inventor： R·德克 ,  J·B·P·H·范德普特坦 ,  R·J·哈文斯

IPC: H01L21/78

CPC classification number: H01L29/66712 ,  H01L21/78 ,  H01L29/6631 ,  H01L29/781

Abstract: 本发明涉及一种半导体器件(10)的制造方法，其中在具有临时衬底(2)的半导体本体(1)中，在与该衬底(2)相对的半导体本体(1)的侧面上形成至少一个半导体元件(3)，其具有至少一个连接区域(4)，以及在所述侧面上形成电介质(5)并且被构图成露出连接区域，之后在电介质(5)上提供金属层(6)，从而与连接区域(4)接触，该金属层(6)作为连接区域(4)的电连接导体，之后除去临时衬底(2)并且金属层(6)作为器件(10)的衬底。根据本发明，在淀积金属层(6)之前，在电介质(5)的构图部分的周围和在半导体元件(3)的周围提供厚度大于电介质(5)的合成树脂的环形区域(7)，金属层(6)在矩形的环形区域(7)内。这样，在淀积金属层(6)之后能够很容易的形成各个器件(10)，优选通过将器件(10)压出该区域(7)。优选，选择(不同的)光致抗蚀剂用于电介质(5)和区域(7)，本发明还包括以这种方法获得的半导体器件(10)。

公开(公告)号：CN1723513A

公开(公告)日：2006-01-18

申请号：CN200380105564.1

申请日：2003-12-05

Applicant: 皇家飞利浦电子股份有限公司

Inventor： L·F·蒂梅杰 ,  R·J·哈文斯 ,  D·M·W·里纳尔特斯 ,  N·帕洛维克 ,  H·韦恩斯特拉 ,  E·范德海登

IPC: H01F17/00 ,  H01L23/522

CPC classification number: H01F17/0006 ,  H01F17/0013 ,  H01F27/34 ,  H01F27/367 ,  H01F2017/008 ,  H01F2021/125 ,  H01L23/5227 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及位于基板(103)之上的平面电感元件。基板包括位于第一平面中的线圈(101)和用于通过屏蔽将线圈(101)与基板(103)隔开的形成图形的地线屏蔽罩(102)。线圈(101)至少关于与第一平面垂直的镜像平面(104)大致对称。形成图形的地线屏蔽罩(102)包括多个位于与第一平面平行的第一地线屏蔽平面中的电气导电的第一轨迹(105)。第一轨迹的方向与镜像平面(104)垂直。在没有形成图形的地线屏蔽罩(102)的情况下，线圈(101)与基板(103)电容耦合。基板的电阻导致电感元件(100)的品质因数下降。形成图形的地线屏蔽罩(102)通过屏蔽将线圈(101)与基板(103)隔开，由此消除了基板的使降低品质因数的影响。为了防止平面电感元件的有效自感减小，必须在形成图形的地线屏蔽罩中防止环流，同时必须促进在线圈(100)的两个镜像的半边中感应的电荷的传输。这是通过第一轨迹(105)实现的。