-
公开(公告)号：CN1711691A
公开(公告)日：2005-12-21
申请号：CN200380102673.8
申请日：2003-10-08
Applicant: 皇家飞利浦电子股份有限公司
Inventor： M·A·T·桑杜利努 , D·M·W·里纳尔特斯
CPC classification number: H03L7/087 , H03L7/0891 , H03L7/091 , H03L2207/06 , H04L7/0274
Abstract: 一种锁相环(1)，包括一个具有均衡自动调节相位线路(2)的频率检测器(10)，该锁相环(1)的特征在于该自动调节相位线路(2)包括耦合到多路复用器(31、32、33、34)的双边沿定时双稳态电路(21、22、23、24、25、26、27、28)，其中这些多路复用器由具有与输入信号(D)相同比特率的信号来控制。
-
公开(公告)号：CN1708906A
公开(公告)日：2005-12-14
申请号：CN200380102472.8
申请日：2003-10-08
Applicant: 皇家飞利浦电子股份有限公司
Inventor： M·A·T·桑杜利努
CPC classification number: H03L7/087 , H03D13/003 , H03L7/091 , H03L2207/06 , H04L7/0274
Abstract: 一种在数据时钟恢复电路中所使用的锁相环(1)，包括一个具有自动调节相位线路(2)的频率检测器(10)，该自动调节相位线路(2)包括一个频率检测器和一个相位检测器(DFF)，该频率检测器包括耦合到第一多路复用器(31)和第二多路复用器(32)的双边沿定时双稳态电路(21、22、23、24)，这些多路复用器由一个具有与输入信号(D)相同比特率的信号所控制，该相位检测器(DFF)由第一多路复用器(31)提供的第一信号对(PQ、PQ)和第二多路复用器(32)提供的第二信号对(PI、PI)所控制。
-
公开(公告)号：CN1672321A
公开(公告)日：2005-09-21
申请号：CN03818437.0
申请日：2003-07-23
Applicant: 皇家飞利浦电子股份有限公司
Inventor： M·A·T·桑杜利努
CPC classification number: H03D13/003 , H03D13/00 , H03L7/085
Abstract: 已知的相位检测器带有反馈环路，并且在恶劣的环境下不能正常工作。通过提供所述的带有为建立输入信号之间的差值的差值建立器(1)和带有为了相位锁定而选择所述差值中的一个作为输出信号的选择器(2)的相位检测器，该相位检测器就能够在更恶劣的环境下更好的工作，并且任何死区都消失了。所述选择器(2)是一个无反馈选择器，那么就不再存在环路延迟，因此较高频率的线性范围将不再变小，对于抽样输入信号，输出抖动将不会增加。所述的选择器(2)包括锁存器(21，22)和一个多路复用器(23)。转换器(3)通过一个耦合至每个输入信号一个的复制电路(32，34)的缓冲器电路(31，33)，将输入信号转换为补偿输入信号，以提供拥有基本相等幅度的、利用过程误差以及温度变化补偿的输入信号。差值建立器(1)基于模数或者平方。
-
公开(公告)号：CN1993889A
公开(公告)日：2007-07-04
申请号：CN200580025610.6
申请日：2005-07-18
Applicant: 皇家飞利浦电子股份有限公司
Inventor： M·A·T·桑杜利努 , E·斯蒂克武尔特
IPC: H03K19/003 , H03K17/16 , H03K19/094
CPC classification number: H03K19/0948 , H03K19/082 , H03K19/1738 , H03K19/215
Abstract: 一种组合逻辑电路，包括第一逻辑块(B1)，其通过第一电阻器装置(R1)以及通过第二电阻器装置(R2)耦合到电源端(VDD)，以分别接收第一和第二电源电流(I11，I12)。该电路还包括第二逻辑块(B2)，其通过第一电阻器装置(R1)以及通过第二电阻器装置(R2)耦合到电源端(VDD)，以分别接收第三和第四电源电流(I22，I21)。第一输出端(Q－)耦合到第一块(B1)和第一电阻器装置(R1)。第二输出端(Q+)耦合到第二逻辑块(B2)和第二电阻器装置(R2)。第一电流源(I0)至少耦合到第一输出端(Q－)和/或第二输出端(Q+)之一，以通过第一电阻器装置(R1)提供第一电源电流(I1)，其基本等于通过第二电阻器装置(R2)的第二电源电流(I2)。
-
-
-
Search Results
4
records
(took 0.024 seconds)
