公开(公告)号：CN1993889A

公开(公告)日：2007-07-04

申请号：CN200580025610.6

申请日：2005-07-18

Applicant: 皇家飞利浦电子股份有限公司

Inventor： M·A·T·桑杜利努 ,  E·斯蒂克武尔特

IPC: H03K19/003 ,  H03K17/16 ,  H03K19/094

CPC classification number: H03K19/0948 ,  H03K19/082 ,  H03K19/1738 ,  H03K19/215

Abstract: 一种组合逻辑电路，包括第一逻辑块(B1)，其通过第一电阻器装置(R1)以及通过第二电阻器装置(R2)耦合到电源端(VDD)，以分别接收第一和第二电源电流(I11，I12)。该电路还包括第二逻辑块(B2)，其通过第一电阻器装置(R1)以及通过第二电阻器装置(R2)耦合到电源端(VDD)，以分别接收第三和第四电源电流(I22，I21)。第一输出端(Q－)耦合到第一块(B1)和第一电阻器装置(R1)。第二输出端(Q+)耦合到第二逻辑块(B2)和第二电阻器装置(R2)。第一电流源(I0)至少耦合到第一输出端(Q－)和/或第二输出端(Q+)之一，以通过第一电阻器装置(R1)提供第一电源电流(I1)，其基本等于通过第二电阻器装置(R2)的第二电源电流(I2)。