-
公开(公告)号：CN110557122A
公开(公告)日：2019-12-10
申请号：CN201910910104.9
申请日：2019-09-25
Applicant: 电子科技大学
IPC: H03M1/10
Abstract: 本发明公开了一种基于采样重构滤波器组的TIADC系统频响非一致性误差校正方法，首先测量TIADC系统各ADC的频响，再确定理想频响函数，并利用理想频响和各ADC频响计算采样重构滤波器频响；根据采样重构滤波器频响求得其幅频响应与群延时，然后根据幅频设计第一级线性相位幅频补偿滤波器组，并根据群延时设计第二级全通滤波器组与第三级分数延时滤波器组，再计算整体整数延时，这三级滤波器组构成了采样重构滤波器组；将实际采样数据通过采样重构滤波器组，并根据整体延时确定与实际采样序列对应的重构采样序列，最后根据实际采样序列与重构采样序列计算校正后的采样序列，这样就解决了TIADC系统在较大频响差异下的频响非一致性误差校正问题。
-
公开(公告)号：CN108111170A
公开(公告)日：2018-06-01
申请号：CN201711274805.5
申请日：2017-12-06
Applicant: 电子科技大学
IPC: H03M1/12
Abstract: 本发明公开了一种大动态范围信号采集装置，在高速ADC动态范围有限的情况下，通过多个通道对同一信号进行不同增益的放大，并由多个ADC对信号进行同步采样，然后在多路采样数据中，按帧选取不失真且放大倍数最大的数据帧进行还原和拼合(重建)来提高信号采集的动态范围以及采样实时性，达到对高速大动态信号的采集，这样，在兼顾系统采样率和动态范围的同时，极大的减小采集系统规模与ADC数量。
-
公开(公告)号：CN107453755A
公开(公告)日：2017-12-08
申请号：CN201710561865.9
申请日：2017-07-11
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于混合架构的高速高精度多通道并行采集系统，通过对采样时钟模块的重新设计，产生适用于时间交替和时间同步混合架构ADC阵列模块的多相时钟信号，使得每个通道的ADC阵列模块可以工作在两种模式即高分辨率模式和高采样率模式，这样，使采集系统在兼顾高采样率的同时有效地提高了系统分辨率，在多ADC+多FPGA(MCMP)的结构下实现高速实时采样。此外，该结构可兼容多种工作模式，实现不同指标的结构复用以适用于多场合需求。
-
公开(公告)号：CN110557122B
公开(公告)日：2022-04-19
申请号：CN201910910104.9
申请日：2019-09-25
Applicant: 电子科技大学
IPC: H03M1/10
Abstract: 本发明公开了一种基于采样重构滤波器组的TIADC系统频响非一致性误差校正方法，首先测量TIADC系统各ADC的频响，再确定理想频响函数，并利用理想频响和各ADC频响计算采样重构滤波器频响；根据采样重构滤波器频响求得其幅频响应与群延时，然后根据幅频设计第一级线性相位幅频补偿滤波器组，并根据群延时设计第二级全通滤波器组与第三级分数延时滤波器组，再计算整体整数延时，这三级滤波器组构成了采样重构滤波器组；将实际采样数据通过采样重构滤波器组，并根据整体延时确定与实际采样序列对应的重构采样序列，最后根据实际采样序列与重构采样序列计算校正后的采样序列，这样就解决了TIADC系统在较大频响差异下的频响非一致性误差校正问题。
-
公开(公告)号：CN110542773B
公开(公告)日：2020-11-20
申请号：CN201910676191.6
申请日：2019-07-25
Applicant: 电子科技大学 , 优利德科技(中国)股份有限公司
IPC: G01R13/02
Abstract: 本发明公开了一种具有区域触发功能的数字示波器，主要包括工控机、外围电路和FPGA；本发明通过在工控机和FPGA中进行了硬件改进，增加了区域触发控制，然后利用软硬件协同处理方式实现区域触发功能，改变对触发事件的定义方式，简化高级触发的设置难度，增强用户体验；具体讲，在使用的过程中通过将双触发信号同时配合使用，可以轻松隔离出难以定义的触发事件。
-
Patent Agency Ranking
公开(公告)号：CN107453755B
公开(公告)日：2019-12-27
申请号：CN201710561865.9
申请日：2017-07-11
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于混合架构的高速高精度多通道并行采集系统，通过对采样时钟模块的重新设计，产生适用于时间交替和时间同步混合架构ADC阵列模块的多相时钟信号，使得每个通道的ADC阵列模块可以工作在两种模式即高分辨率模式和高采样率模式，这样，使采集系统在兼顾高采样率的同时有效地提高了系统分辨率，在多ADC+多FPGA(MCMP)的结构下实现高速实时采样。此外，该结构可兼容多种工作模式，实现不同指标的结构复用以适用于多场合需求。
-
公开(公告)号：CN109067397A
公开(公告)日：2018-12-21
申请号：CN201810695409.8
申请日：2018-06-29
Applicant: 电子科技大学
IPC: H03M1/12
CPC classification number: H03M1/123 , H03M1/1245
Abstract: 本发明公开了一种基于垂直交替的宽带信号高精度采集装置，为了突破ADC固有分辨率(精度)的限制，立足于并行采集技术，设计一个兼具高采样率与高垂直分辨率的宽带信号采集装置。在保证实时采样的情况下，通过多个通道对同一信号进行不同程度的偏移，并由多片ADC对宽带信号进行同步采样，然后对多路采样数据进行直接累加和拼合(重建)来提高信号采集的精度，数据位宽由k位扩展为k'＝k+log2(M)位，重构之后的数据串即为高精度的采样结果(数据)，提升位数为Δk＝log2(M)，从而兼具了高采样率与高垂直分辨率，并能将宽带信号的细节实时并准确地还原出来。达到对高速信号的高精度采集，对于突破高速ADC芯片的分辨率限制有重要意义。
-
公开(公告)号：CN108874296A
公开(公告)日：2018-11-23
申请号：CN201810643986.2
申请日：2018-06-21
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于并行架构的三维波形映射方法，通过将三维数据库在时间轴、幅度轴上进行同时分区并行映射，使每个存储地址内可对应到三维数据库上纵向相邻的多个采样点的概率信息，因此在矢量映射中对相邻两列竖直方向进行断点的矢量连接处理时，可在一个时钟周期内完成多个存储地址的矢量映射。
-
公开(公告)号：CN108880544B
公开(公告)日：2021-08-17
申请号：CN201810522695.8
申请日：2018-05-28
Applicant: 电子科技大学
IPC: H03M1/10
Abstract: 本发明公开了一种多器件数据同步的自校正方法，通过在ADC测试模式下，在FPGA内部对BUFR复位信号的延迟调整，并对多核ADC输出的多路数据进行一致性判断，对其结果进行统计分析得到一个最佳延迟设置值，从而保证ADC多核数据之间的同步；在此基础上，不断调节ADC复位信号的延迟，通过对BUFR同步复位信号最佳延迟值的变化来判断ADC复位信号与采样时钟SCLK之间的关系，最终得到ADC复位信号的最佳延迟值，保证ADC复位的稳定；最后，通过在测试模式下对每片ADC采样数据的判断，调节ADC同步寄存器的值来保证多ADC之间的同步，从而实现多ADC之间数据的稳定拼合，提高采集系统的采样率。
-
公开(公告)号：CN110542773A
公开(公告)日：2019-12-06
申请号：CN201910676191.6
申请日：2019-07-25
Applicant: 电子科技大学 , 优利德科技(中国)股份有限公司
IPC: G01R13/02
Abstract: 本发明公开了一种具有区域触发功能的数字示波器，主要包括工控机、外围电路和FPGA；本发明通过在工控机和FPGA中进行了硬件改进，增加了区域触发控制，然后利用软硬件协同处理方式实现区域触发功能，改变对触发事件的定义方式，简化高级触发的设置难度，增强用户体验；具体讲，在使用的过程中通过将双触发信号同时配合使用，可以轻松隔离出难以定义的触发事件。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.025 seconds)
