公开(公告)号：CN107133011A

公开(公告)日：2017-09-05

申请号：CN201710278134.3

申请日：2017-04-25

Applicant: 电子科技大学

Inventor： 程玉华 ,  许波 ,  陈凯 ,  李力 ,  韩文强 ,  苟轩 ,  赵佳 ,  潘刘鑫

IPC: G06F5/06

Abstract: 本发明公开了一种示波记录仪的多通道数据存储方法，数据选择模块对经过模数转换的输入信号进行选择，之后经过数据位宽转换模块将不同通道数的数据位宽转换为合适的输出位宽，经过前端数据缓存模块后输入大容量动态存储器，在存储器控制器的读的指令下，数据被读出大容量动态存储器，输入至存储数据恢复FIFO阵列，存储数据恢复FIFO阵列将大容量动态存储器的输出位宽转换为大容量动态存储器中存储的多通道数据对应的数据位宽，经过存储数据恢复FIFO阵列之后，数据送给抽点模块进行抽点，降低数据的采样率，之后送给后端数据数据缓存模块进行缓存，最终传给上位机。

公开(公告)号：CN107133011B

公开(公告)日：2020-06-12

申请号：CN201710278134.3

申请日：2017-04-25

Applicant: 电子科技大学

Inventor： 程玉华 ,  许波 ,  陈凯 ,  李力 ,  韩文强 ,  苟轩 ,  赵佳 ,  潘刘鑫

IPC: G06F5/06

Abstract: 本发明公开了一种示波记录仪的多通道数据存储方法，数据选择模块对经过模数转换的输入信号进行选择，之后经过数据位宽转换模块将不同通道数的数据位宽转换为合适的输出位宽，经过前端数据缓存模块后输入大容量动态存储器，在存储器控制器的读的指令下，数据被读出大容量动态存储器，输入至存储数据恢复FIFO阵列，存储数据恢复FIFO阵列将大容量动态存储器的输出位宽转换为大容量动态存储器中存储的多通道数据对应的的数据位宽，经过存储数据恢复FIFO阵列之后，数据送给抽点模块进行抽点，降低数据的采样率，之后送给后端数据数据缓存模块进行缓存，最终传给上位机。

公开(公告)号：CN107121581B

公开(公告)日：2019-07-12

申请号：CN201710278724.6

申请日：2017-04-25

Applicant: 电子科技大学

Inventor： 许波 ,  程玉华 ,  陈凯 ,  潘刘鑫 ,  韩文强 ,  雷洪 ,  张杰 ,  赵佳

IPC: G01R13/02

Abstract: 本发明公开了一种数据采集系统的数据处理方法，通过利用上位机发送的抽点系数，计数器模块将产生标志信号，将它延迟一个时钟控制乘累加器核进行数据流水线乘累加操作，这样便可利用该信号标志输出数据中的有效数据。利用FPGA具有对数据进行位操作的能力舍去乘累加器计算结果的部分低位替代除法操作达到节省硬件资源的目的。

公开(公告)号：CN107121581A

公开(公告)日：2017-09-01

申请号：CN201710278724.6

申请日：2017-04-25

Applicant: 电子科技大学

Inventor： 许波 ,  程玉华 ,  陈凯 ,  潘刘鑫 ,  韩文强 ,  雷洪 ,  张杰 ,  赵佳

IPC: G01R13/02

CPC classification number: G01R13/0209

Abstract: 本发明公开了一种数据采集系统的数据处理方法，通过利用上位机发送的抽点系数，计数器模块将产生标志信号，将它延迟一个时钟控制乘累加器核进行数据流水线乘累加操作，这样便可利用该信号标志输出数据中的有效数据。利用FPGA具有对数据进行位操作的能力舍去乘累加器计算结果的部分低位替代除法操作达到节省硬件资源的目的。