一种多路并行跳时信号延时对齐及检测方法

    公开(公告)号:CN118784001A

    公开(公告)日:2024-10-15

    申请号:CN202411267846.1

    申请日:2024-09-11

    Abstract: 本发明提出一种多路并行跳时信号延时对齐及检测方法,属于跳时通信系统的检测处理技术领域。包括如下步骤:步骤S1:构造#imgabs0#个双口RAM核,形成双口RAM环形缓冲空间;步骤S2:依据跳时信号的跳时间隔,装载双口RAM的初始主读地址#imgabs1#,通过对读/写地址的控制实现跳时信号的对齐;步骤S3:利用滑动互相关进行相关结果的计算,将相关结果与门限值比较完成定时同步检测。本发明具有灵活的延时时长参数可调特性,由于延时网络实现了流水线处理,搭配滑动互相关同步检测算法,能够极大地提高跳时接收机的吞吐量且FPGA资源消耗较小。

    一种跳时跳频通信的信道均衡同步方法

    公开(公告)号:CN118249842A

    公开(公告)日:2024-06-25

    申请号:CN202410320358.6

    申请日:2024-03-20

    Abstract: 本发明公开了一种跳时跳频通信的信道均衡同步方法,包括信道相位估计和均衡校正两个部分,利用在帧内添加同步帧头帧尾,计算出帧头相偏、帧尾相偏以及相偏变化量,同时计算过程中通过参考信噪比对帧头相偏、帧尾相偏进行了一次修正,极大地提高了信道相位估计结果的可靠度,同时,利用多普勒相移与帧传输时间呈正相关的特点,拟合出了帧内每个采样点的相偏,再计算出单位相位补偿向量来矫正帧内采样点的相偏。本发明以信号数据帧进行信道均衡同步,避免了在频点跳变或时间间隔处失去环路反馈,导致环路失锁,从而实现不同频率和不同时间下多帧信号的信道相位估计及均衡校正。

    一种基于Zoom-FFT的实时频谱细化方法

    公开(公告)号:CN118465366A

    公开(公告)日:2024-08-09

    申请号:CN202410566885.5

    申请日:2024-05-09

    Abstract: 本发明公开了一种基于Zoom‑FFT的实时频谱细化方法,包括数字下变频、抽取滤波、重叠帧分帧、加窗和FFT计算,通过抽取滤波来降低等效采样频率,通过FFT频谱计算模块完成可变的FFT点数设计,以此来提高频率分辨率来完成对频谱的细化分析处理。这样,可以使用本发明基于Zoom‑FFT的实时频谱细化方法对信号频谱中的某一频段进行局部放大,或者在某一频率范围附近增加局部谱线密度,实现局部频段特征分析,从而显示更清晰的局部频谱特征,可以作为一种实时频谱监测的频谱细分分析方法。

    一种多ADC动态范围扩展的数字校正方法

    公开(公告)号:CN116683910A

    公开(公告)日:2023-09-01

    申请号:CN202310577720.3

    申请日:2023-05-22

    Abstract: 本发明公开了一种多ADC动态范围扩展的数字校正方法,首先,通过正负幅度辅助值以及正基值、负基值,以迭代方式求出其他通道相对于作为标准的通道CH1的增益与偏置校正值,以此对其他通道的增益偏置误差进行校正,然后,通过计算其他通道相对于作为标准的通道CH1的相位差,并以此构建其他通道的Farrow结构的分数延时滤波器,对增益偏置误差校正后的采样数据X2、……、XM分别进行校正,在确保多通道输出不同增益的数据各自动态范围不损失的同时,完成多ADC系统的多路采集数据的数字校正。

    一种实时多帧频域数据的并行处理方法

    公开(公告)号:CN109683018B

    公开(公告)日:2020-12-01

    申请号:CN201811581471.0

    申请日:2018-12-24

    Abstract: 本发明公开了一种实时多帧频域数据的并行处理方法,针对实时频谱分析中三维频谱计算及处理需求,采用软硬件联合方式对硬件量化输出的实时基带I/Q数据流并行计算,按帧长度为K、重叠率为Poverlap将实时基带I/Q数据分配到M个并行处理单元组分别进行加窗处理、FFT,这样得到M个计算帧;然后,将计算帧的数据点做功率转换,根据功率转换值进行数据映射为一个二维图像矩阵,再将M个计算帧的二维图像矩阵进行统计叠加,得到分辨率为K*H的三维频谱帧。这样,在减小硬件开销的同时,实现对宽带通信信号的实时频谱处理。

    一种跳时跳频调制器
    8.
    发明授权

    公开(公告)号:CN118174749B

    公开(公告)日:2024-11-29

    申请号:CN202410433877.3

    申请日:2024-04-11

    Abstract: 本发明公开了一种跳时跳频调制器包括打孔交织模块、脉冲组帧模块、跳时网络模块、调制模块、数字上变频模块以及高速DAC模块,打孔交织模块对伪随机打孔序列对上行数据进行打孔、交织,得到H个长度为N的OUT序列,然后,在脉冲组帧模块中,一个OUT序列组为一帧数据,这样,脉冲组帧和跳时网络模块可以实现任意时长的跳时,且资源占用小,控制逻辑复杂度低。调制模块采用GMSK调制,其功率谱旁瓣小,对相邻信道干扰小,与其他调制方式相比,频宽相同的情况下可实现更高的频率利用效率。数字上变频可以实现在大范围内任意频率的快速跳频,采用先基带混频再在DAC中混频的二级混频方式,不需传统的FPGA并行处理技术就能够实现调制,降低了FPGA平台算法部署的难度。

    一种相位噪声自动测试系统
    9.
    发明公开

    公开(公告)号:CN118916306A

    公开(公告)日:2024-11-08

    申请号:CN202410919779.0

    申请日:2024-07-10

    Abstract: 本发明公开了一种相位噪声自动测试系统,由下至上包括:底层硬件设备层、中间接口驱动层和上层应用软件层;其中,中间接口驱动层作为底层硬件设备层与上层应用软件层之间的桥梁,通过VISA接口驱动实现底层硬件设备与上层应用软件之间的程控通信;上层应用软件层是相位噪声自动测试系统的核心,采用多线程技术实现多功能多任务的调度机制,满足系统中仪器数据传输、分析处理及用户实时交互的需求,通过调用中间接口驱动层内的VISA接口驱动函数,基于SCPI指令向底层硬件设备发送程控指令,然后读取仪器测试数据,实现相位噪声指标的自动测试功能。

    一种多路并行跳时信号延时对齐及检测方法

    公开(公告)号:CN118784001B

    公开(公告)日:2024-11-08

    申请号:CN202411267846.1

    申请日:2024-09-11

    Abstract: 本发明提出一种多路并行跳时信号延时对齐及检测方法,属于跳时通信系统的检测处理技术领域。包括如下步骤:步骤S1:构造#imgabs0#个双口RAM核,形成双口RAM环形缓冲空间;步骤S2:依据跳时信号的跳时间隔,装载双口RAM的初始主读地址#imgabs1#,通过对读/写地址的控制实现跳时信号的对齐;步骤S3:利用滑动互相关进行相关结果的计算,将相关结果与门限值比较完成定时同步检测。本发明具有灵活的延时时长参数可调特性,由于延时网络实现了流水线处理,搭配滑动互相关同步检测算法,能够极大地提高跳时接收机的吞吐量且FPGA资源消耗较小。

Patent Agency Ranking