-
公开(公告)号：CN112700810B
公开(公告)日：2023-06-30
申请号：CN202011528529.2
申请日：2020-12-22
Applicant: 电子科技大学
Abstract: 本发明属于图像传感技术与集成电路技术领域，具体涉及一种融合忆阻器的CMOS感存算一体电路结构。本发明主要包括CMOS有源像素单元模块、忆阻器存储模块、编写/擦除电路模块、求和运算电路模块、行驱动和列驱动电路模块。所述一种融合忆阻器的CMOS感存算一体电路结构用于实现在单片上集成传感电路与存算一体电路，并对传感电路采集的数据进行处理和运算，该方案可用于图像识别、图像处理等领域。相比于传统的存内计算电路，该融合忆阻器的CMOS感存算一体电路结构利用CMOS有源像素结构实现传感，并融合忆阻器作为存储与计算的单元，将传感与存内计算融为一体，能够极大地提高电路对传感数据的运算速度，且集成度高、结构简单、功耗低。
-
公开(公告)号：CN112713164A
公开(公告)日：2021-04-27
申请号：CN202110005881.6
申请日：2021-01-05
Applicant: 电子科技大学
IPC: H01L27/146 , H05K1/18 , H05K3/34
Abstract: 本发明属于半导体制造工艺和集成电路封装工艺技术领域，具体涉及一种三维集成电路及其制造方法。本发明利用光刻工艺在柔性印制线路板上制作电路图形，采用倒装焊的封装方法，将供能芯片的Die(即直接从晶圆上切下来的部分)、传感芯片的Die、存储芯片的Die、计算芯片的Die、蓝牙数据传输芯片的Die在FPC柔性基底的正反面高密度集成。由于管芯的pad尺寸在微米量级，不能机械打孔，因此利用金属化布线将管芯引脚引出至焊盘，于焊盘处机械打孔后在通孔中填充金属，使基底正反面芯片实现电气连接，对基底加热加压使得FPC柔性基底定型形成蛇形，最终将整个结构结合到一个封装体里面，达到三维集成的目的。本发明能降低成本且操作步骤简单，占用体积小。
-
公开(公告)号：CN112700810A
公开(公告)日：2021-04-23
申请号：CN202011528529.2
申请日：2020-12-22
Applicant: 电子科技大学
Abstract: 本发明属于图像传感技术与集成电路技术领域，具体涉及一种融合忆阻器的CMOS感存算一体电路结构。本发明主要包括CMOS有源像素单元模块、忆阻器存储模块、编写/擦除电路模块、求和运算电路模块、行驱动和列驱动电路模块。所述一种融合忆阻器的CMOS感存算一体电路结构用于实现在单片上集成传感电路与存算一体电路，并对传感电路采集的数据进行处理和运算，该方案可用于图像识别、图像处理等领域。相比于传统的存内计算电路，该融合忆阻器的CMOS感存算一体电路结构利用CMOS有源像素结构实现传感，并融合忆阻器作为存储与计算的单元，将传感与存内计算融为一体，能够极大地提高电路对传感数据的运算速度，且集成度高、结构简单、功耗低。
-
公开(公告)号：CN112601037A
公开(公告)日：2021-04-02
申请号：CN202011467149.2
申请日：2020-12-14
Applicant: 电子科技大学
IPC: H04N5/374 , H01L27/146
Abstract: 本发明涉及一种基于浮栅器件的图像感存算一体像素单元，用于对光强进行探测和运算并输出以电流表示的运算结果，包括用于感光并进行光电转换的传感浮栅晶体管以及用于存储和计算的存算浮栅晶体管；所述传感浮栅晶体管的源极与所述存算浮栅晶体管的漏极相连；传感浮栅晶体管和存算浮栅晶体管均采用浮栅MOSFET器件的结构。本发明通过使用一个传感浮栅晶体管完成传统CMOS有源像素传感器像素单元的全部功能，大幅度减少了像素单元面积，同时与另一个存算浮栅晶体管相连进行存储和计算过程，将感存算三个功能集成在了一个像素单元上，节约了像素单元的面积，降低了功耗和成本。本发明还涉及一种用于进行图像识别的感存算一体系统的像素阵列。
-
公开(公告)号：CN114548390A
公开(公告)日：2022-05-27
申请号：CN202210183911.7
申请日：2022-02-25
Applicant: 电子科技大学
IPC: G06N3/063
Abstract: 本发明属于集成电路技术与神经网络技术领域，具体涉及一种基于RISC‑V和神经形态计算的异构架构处理系统，该系统包括RISC‑V处理器、基于神经形态计算的单元阵列和调度组件。调度组件接收RISCV处理器发送的自定义拓展指令，进而配置、调度、调试神经形态计算单元阵列，从而组合构建出多种不同结构和深度的脉冲神经网络，完成神经形态计算加速，充分利用神经形态计算的功耗优势和RISCV处理器的灵活性和拓展性。
-
Patent Agency Ranking
公开(公告)号：CN112601037B
公开(公告)日：2021-10-26
申请号：CN202011467149.2
申请日：2020-12-14
Applicant: 电子科技大学
IPC: H04N5/374 , H01L27/146
Abstract: 本发明涉及一种基于浮栅器件的图像感存算一体像素单元，用于对光强进行探测和运算并输出以电流表示的运算结果，包括用于感光并进行光电转换的传感浮栅晶体管以及用于存储和计算的存算浮栅晶体管；所述传感浮栅晶体管的源极与所述存算浮栅晶体管的漏极相连；传感浮栅晶体管和存算浮栅晶体管均采用浮栅MOSFET器件的结构。本发明通过使用一个传感浮栅晶体管完成传统CMOS有源像素传感器像素单元的全部功能，大幅度减少了像素单元面积，同时与另一个存算浮栅晶体管相连进行存储和计算过程，将感存算三个功能集成在了一个像素单元上，节约了像素单元的面积，降低了功耗和成本。本发明还涉及一种用于进行图像识别的感存算一体系统的像素阵列。
-
公开(公告)号：CN116936007A
公开(公告)日：2023-10-24
申请号：CN202310981567.0
申请日：2023-08-07
Applicant: 电子科技大学
IPC: G16C60/00 , G06F30/27 , G06N20/00 , G06F111/06 , G06F111/04
Abstract: 本发明涉及太阳能热辐射选择性吸收材料领域，具体涉及一种太阳能热辐射选择性吸收材料的设计方法。本发明充分考虑了太阳能热辐射选择性吸收材料设计过程中复杂的材料结构参数与光谱响应之间的关系，通过构建多目标双重退火算法，并辅以深度学习网络加速，消除了迭代和耗时计算，多目标和全局、局域双重退火的结合大大加快了设计过程，极大节省了微纳光子结构参数设计时间和硬件成本；该设计方法还提供了各种候选材料，使得可以选择适合的材料和每层的厚度，以满足所需的光学要求。最终本发明有效解决了当前太阳能热辐射选择性吸收材料设计过程中存在的设计时间成本较高、高维设计适用性低、多目标设计效果差等问题。
-
公开(公告)号：CN111343398B
公开(公告)日：2021-10-26
申请号：CN202010272251.0
申请日：2020-04-09
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于动态视觉传感技术的CMOS感存算一体电路结构。本发明主要包括基于AER方式的传感电路模块，存算一体电路模块两大模块组成，其中基于AER方式的传感电路模块包括：动态视觉传感有源相素电路、相关二次采样电路、差分比较器电路、光强变化探测电路、逻辑判定电路，动态视觉传感有源相素电路用于感应外界光强信号并转换为相应的电信号；相关二次采样电路用于对上述电信号进行二次采样；差分比较器用于对二次采样的数据作差并与参考电压进行比较；光强探测电路用于感应动态光强是否发生改变；逻辑判定电路用于结合差分比较器和光强探测电路的数据进行有效性判定并输出判定结果。实现了节省存储面积、降低计算功耗和提升计算速度的目的。
-
公开(公告)号：CN112382324A
公开(公告)日：2021-02-19
申请号：CN202011260920.9
申请日：2020-11-12
Applicant: 电子科技大学
IPC: G11C11/419 , G06F15/78
Abstract: 本发明属于计算机架构技术领域，具体来说是涉及一种亚阈区低功耗存算一体CMOS电路结构。本发明是MOSFET工作在亚阈区时的电流‑电压指数关系，使单个MOSFEET在不同的源漏电压VDS、栅源电压VGS下，输出不同大小的源漏电流IDsub，从而实现低功耗设计的同时完成源漏电压VDS与栅源电压VGS在电流模式下的加法运算。在6T SRAM的单比特存储模块结构的基础上，增加运算模块用于运算实现，增加读取控制模块用于运算结果的选择性读取。运算模块中有电流模式单管加法器等运算单元结构，根据亚阈区下电流‑电压所具有的指数关系,通过输入特定的Vin使其输出不同大小的电流。相比于传统的SRAM存储单元，在保持单元结构面积小的同时，使得数据在存储的同时可进行运算，实现了存算一体的功能。
-
公开(公告)号：CN113178219B
公开(公告)日：2023-10-20
申请号：CN202110378734.3
申请日：2021-04-08
Applicant: 电子科技大学
IPC: G11C13/00
Abstract: 本发明属于半导体器件与集成电路技术领域，提供一种应用于图像识别领域的忆阻器感存算一体电路结构，旨在利用具有光电特性和存储特性的忆阻器与CMOS集成电路进行单片集成，进而实现图像信息传感、存储及运算的完整过程。本发明充分利用了忆阻器的光电特性和存储特性，将忆阻器器件作为图像信息传感器件和存储单元，并结合相应的运算电路模块，实现了在单片上同时集成传感、存储与运算的电路功能模块；同时，本发明还结合二极管和MOS晶体管进行电路结构的优化。综上，本发明中应用于图像识别领域的忆阻器感存算一体电路结构能够用于图像传感、图像识别等应用领域，且具有体积小、速度快、功耗低、集成度高、成本低、抗干扰能力强的特点。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.021 seconds)
