公开(公告)号：CN112685358B

公开(公告)日：2023-07-28

申请号：CN202011552747.X

申请日：2020-12-24

Applicant: 电信科学技术第五研究所有限公司

Inventor： 徐志伟 ,  羊舌荣元

IPC: G06F15/163 ,  H04L69/16

Abstract: 本发明公开了一种基于FPGA的DDR3分组读写方法，所述方法包括：基于FPGA的特种设备运行时将建立多条TCP连接，依据不同TCP连接的流号将发送端与接收端的DDR3存储器的存储空间划分为多个存储域，每个存储域对应一条TCP连接；通过行列号来标记发送端与接收端的存储域，以实现读‑写TCP报文的分别存储。本发明针对基于FPGA的特种设备实现的TCP/IP协议栈，提出了针对DDR3缓存的优化方法，通过根据对不同的TCP连接划分存储空间来对TCP报文进行存储，能够提高DDR3的使用效率。

公开(公告)号：CN111917780A

公开(公告)日：2020-11-10

申请号：CN202010775750.1

申请日：2020-08-05

Applicant: 电信科学技术第五研究所有限公司

Inventor： 邱有刚 ,  徐志伟 ,  段张珏 ,  朱力

IPC: H04L29/06

Abstract: 本发明公开了一种基于FPGA的TOE数据拼接系统及方法，通过比较数据报文信息与缓存数据块信息，将数据报文与缓存数据块拼接成新的数据块。本发明利用FPGA大规模逻辑资源和并行处理的优点，结合大规模链接下的数据拼接处理，提高了TOE对于丢包、重复、乱序报文的处理效率，提升网络适应性；此外，针对概率很低的完全覆盖拼接则采用重传的方式，降低设计难度的同时保证了拼接效率。

公开(公告)号：CN112685358A

公开(公告)日：2021-04-20

申请号：CN202011552747.X

申请日：2020-12-24

Applicant: 电信科学技术第五研究所有限公司

Inventor： 徐志伟 ,  羊舌荣元

IPC: G06F15/163 ,  H04L29/06

Abstract: 本发明公开了一种基于FPGA的DDR3分组读写方法，所述方法包括：基于FPGA的特种设备运行时将建立多条TCP连接，依据不同TCP连接的流号将发送端与接收端的DDR3存储器的存储空间划分为多个存储域，每个存储域对应一条TCP连接；通过行列号来标记发送端与接收端的存储域，以实现读‑写TCP报文的分别存储。本发明针对基于FPGA的特种设备实现的TCP/IP协议栈，提出了针对DDR3缓存的优化方法，通过根据对不同的TCP连接划分存储空间来对TCP报文进行存储，能够提高DDR3的使用效率。