公开(公告)号：CN119403194A

公开(公告)日：2025-02-07

申请号：CN202410842884.9

申请日：2024-06-27

Applicant: 瑞萨电子株式会社

Inventor： 长浜优

IPC: H10D64/01 ,  H10D64/00 ,  H10D64/27

Abstract: 本公开涉及制造半导体器件的方法。提高所述半导体器件的所述可靠性。场板电极FP经由绝缘膜IF1被形成在所述沟槽TR内部。所述场板电极FP的所述其他部分选择性地朝向所述沟槽TR的所述底部缩回，使得所述场板电极FP的一部分保留为引出部分FPa。氧化硅膜OX1通过热氧化被形成在所述场板电极FP的所述上表面上。位于所述半导体衬底SUB的所述上表面TS上的所述绝缘膜IF1和所述氧化硅膜OX1被去除，并且所述绝缘膜IF1被缩回，使得其上表面位置低于所述场板电极FP的所述上表面位置。

公开(公告)号：CN119300384A

公开(公告)日：2025-01-10

申请号：CN202410731031.8

申请日：2024-06-06

Applicant: 瑞萨电子株式会社

Inventor： 大水祐人 ,  长浜优

IPC: H10D30/01 ,  H10D30/66 ,  H10D64/20

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。场板电极FP经由绝缘膜IF1形成在沟槽TR内部。该绝缘膜IF1缩回使得该绝缘膜IF1的上表面的位置比该场板电极FP的上表面的位置低。形成嵌入的绝缘膜EF1以覆盖该场板电极FP和绝缘膜IF1。嵌入的绝缘膜EF1缩回使得嵌入的绝缘膜EF1的上表面的位置比场板电极FP的上表面的位置低。栅极绝缘膜GI形成在该沟槽TR内部，并且绝缘膜IF2形成为覆盖场板电极FP。栅极电极经由绝缘膜IF2形成在场板电极FP上。

公开(公告)号：CN116230751A

公开(公告)日：2023-06-06

申请号：CN202211542020.2

申请日：2022-12-02

Applicant: 瑞萨电子株式会社

Inventor： 长浜优

IPC: H01L29/423 ,  H01L27/088

Abstract: 本公开涉及一种半导体器件，多个第一沟槽被形成在单元区中，第二沟槽被形成在外围区中。栅电极和第一场板电极被形成在多个第一沟槽中的每个第一沟槽中，第二场板电极被形成在第二沟槽中。例如，在于外围区中形成的漂移区中，p型列区被形成在以下部分中：该部分在Y方向上被位于多个第一沟槽中彼此紧接布置的两个第一沟槽之间的部分和第二沟槽夹在中间。

公开(公告)号：CN117917752A

公开(公告)日：2024-04-23

申请号：CN202311314173.6

申请日：2023-10-11

Applicant: 瑞萨电子株式会社

Inventor： 长浜优 ,  安孙子雄哉

IPC: H01L21/336 ,  H01L29/40 ,  H01L29/78

Abstract: 本公开涉及一种制造半导体器件的方法。在半导体衬底中形成沟槽。在沟槽的内部中形成第一氧化硅膜。多晶硅膜形成在第一氧化硅膜上。通过对多晶硅膜进行热氧化处理，由多晶硅膜形成第二氧化硅膜。因此，形成包括第一氧化硅膜和第二氧化硅膜的绝缘膜。第一导电膜被形成以经由绝缘膜嵌入沟槽的内部。