-
公开(公告)号:CN104299947A
公开(公告)日:2015-01-21
申请号:CN201410345262.1
申请日:2014-07-18
Applicant: 瑞萨电子株式会社
CPC classification number: H01L24/43 , H01L21/4821 , H01L21/56 , H01L23/3128 , H01L23/4952 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/85 , H01L24/97 , H01L2224/05553 , H01L2224/05554 , H01L2224/0603 , H01L2224/32225 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/49171 , H01L2224/49433 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及半导体器件及其制造方法。提供一种半导体器件,其遵守对安装基板边上的布局的限制。该半导体器件包括:在具有矩形形状的上表面处具有多个键合引线的布线基板;安装在该布线基板的上表面上方的半导体芯片,并且该半导体芯片在具有类似于正方形的矩形形状的主表面处具有多个电极焊盘;以及多个用于将布线基板的键合引线与半导体芯片的电极焊盘相连接的金属导线。在BGA中,金属导线布置在半导体芯片的主表面的三边处,在半导体芯片的主表面的各个相对短边的外部,在布线基板的上表面处设置多行键合引线,并且将金属导线连接到键合引线。
-
公开(公告)号:CN104299947B
公开(公告)日:2018-04-06
申请号:CN201410345262.1
申请日:2014-07-18
Applicant: 瑞萨电子株式会社
CPC classification number: H01L24/43 , H01L21/4821 , H01L21/56 , H01L23/3128 , H01L23/4952 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/85 , H01L24/97 , H01L2224/05553 , H01L2224/05554 , H01L2224/0603 , H01L2224/32225 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/49171 , H01L2224/49433 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及半导体器件及其制造方法。提供一种半导体器件,其遵守对安装基板边上的布局的限制。该半导体器件包括:在具有矩形形状的上表面处具有多个键合引线的布线基板;安装在该布线基板的上表面上方的半导体芯片,并且该半导体芯片在具有类似于正方形的矩形形状的主表面处具有多个电极焊盘;以及多个用于将布线基板的键合引线与半导体芯片的电极焊盘相连接的金属导线。在BGA中,金属导线布置在半导体芯片的主表面的三边处,在半导体芯片的主表面的各个相对短边的外部,在布线基板的上表面处设置多行键合引线,并且将金属导线连接到键合引线。
-
公开(公告)号:CN105742267A
公开(公告)日:2016-07-06
申请号:CN201510883645.9
申请日:2015-12-04
Applicant: 瑞萨电子株式会社
Inventor: 武田博充
IPC: H01L23/498
Abstract: 一种半导体装置,提高半导体装置的可靠性。半导体装置具有布线基板(10),布线基板具有:多个球栅(13A、13B),形成在芯层(11)的下表面;阻焊膜(15),覆盖芯层的下表面;过孔导体层(14A),贯通芯层(11),与球栅(13A、13B)连接;以及上表面布线(12),形成在芯层的上表面,在一端具有键合区(12A),另一端与过孔导体层(14A)连接。还具有配置在布线基板(10)之上的半导体芯片(1)和与球栅(13A、13B)连接的焊球(20)。阻焊膜(15)具有使芯层(11)的下表面露出的削除部(16),上表面布线(12)具有细线部和粗线部,在俯视时,粗线部与削除部(16)重叠。
-
公开(公告)号:CN205488117U
公开(公告)日:2016-08-17
申请号:CN201520997866.4
申请日:2015-12-04
Applicant: 瑞萨电子株式会社
Inventor: 武田博充
IPC: H01L23/498
Abstract: 一种半导体装置,提高半导体装置的可靠性。半导体装置具有布线基板(10),布线基板具有:多个球栅(13A、13B),形成在芯层(11)的下表面;阻焊膜(15),覆盖芯层的下表面;过孔导体层(14A),贯通芯层(11),与球栅(13A、13B)连接;以及上表面布线(12),形成在芯层的上表面,在一端具有键合区(12A),另一端与过孔导体层(14A)连接。还具有配置在布线基板(10)之上的半导体芯片(1)和与球栅(13A、13B)连接的焊球(20)。阻焊膜(15)具有使芯层(11)的下表面露出的削除部(16),上表面布线(12)具有细线部和粗线部,在俯视时,粗线部与削除部(16)重叠。
-
-
-