公开(公告)号：CN102360311B

公开(公告)日：2015-09-23

申请号：CN201110120268.5

申请日：2011-05-09

Applicant: 瑞萨电子株式会社

Inventor： 山田弘道 ,  岛村光太郎 ,  金川信康 ,  石黑雄一

IPC: G06F9/48

CPC classification number: G06F13/24 ,  G06F11/1641 ,  G06F2201/845

Abstract: 本发明提供一种计算机系统，具有至少2个CPUA(2)、CPUB(6)、进行对CPUA(2)、CPUB(6)的中断的可编程的中断控制器(11)和比较CPUA(2)、CPUB(6)的输出的比较器(14)，其中，该计算机系统能够切换性能模式和安全模式来进行工作，上述性能模式是CPU分别执行不同的处理而提高性能的模式，上述安全模式是通过CPU执行相同处理并用比较器对照结果来检测故障的模式，能够按中断主要原因来设定1个或多个要中断的CPU，能够按中断主要原因来设定是以性能模式执行还是以安全模式执行的模式。在能切换性能模式和安全模式的双核微机中，在从性能模式向安全模式切换时能缩短CPU的待机时间。

公开(公告)号：CN104346251A

公开(公告)日：2015-02-11

申请号：CN201410389936.8

申请日：2014-08-08

Applicant: 瑞萨电子株式会社

Inventor： 山田弘道 ,  金川信康 ,  山田勉 ,  萩原今朝巳 ,  石黑雄一 ,  安增贵志 ,  福田和良 ,  中田善之

IPC: G06F11/26

CPC classification number: G06F11/1497

Abstract: 提供了一种具有故障检测功能的微控制器，其中在没有使程序复杂化的情况下实现了通过程序的双工处理。外围电路设置有寄存器并且基于命令执行处理。通过访问寄存器的同一程序，中央处理单元两次执行处理。双工访问控制电路被配置有外围总线访问单元、缓冲器和比较器单元。在第一程序执行中，外围总线访问单元控制由中央处理单元对寄存器的访问。在第一程序执行中，缓冲器将访问信息存储到寄存器。比较器单元将第二程序执行中的访问信息与存储在访问信息存储单元中的访问信息进行比较。在不一致的情况下，错误信号被输出到中央处理单元。

公开(公告)号：CN103676927A

公开(公告)日：2014-03-26

申请号：CN201310441456.7

申请日：2013-09-18

Applicant: 瑞萨电子株式会社

Inventor： 山田弘道 ,  山田勉 ,  金川信康 ,  萩原今朝巳 ,  石黑雄一 ,  安增贵志 ,  福田和良 ,  中田善之

IPC: G05B23/02

CPC classification number: G06F11/2215 ,  G06F11/07 ,  G06F11/141

Abstract: 本发明各实施方式总体上涉及半导体集成电路器件及微控制器。具体地，本发明的各实施方式用于解决微控制器的故障检测中出现相同故障的问题。微控制器具有CPU和数据访问控制电路。数据访问控制电路执行两种类型的访问：单独访问，其中CPU的数据访问针对每个线程执行，以及共享访问，其中CPU的数据访问通过执行两个线程执行。数据访问控制电路通过在共享访问中由执行两个线程生成的命令和地址之间分别进行比较来检测CPU的故障。

公开(公告)号：CN109584926B

公开(公告)日：2023-10-24

申请号：CN201811066311.2

申请日：2018-09-13

Applicant: 瑞萨电子株式会社

Inventor： 山田弘道 ,  山手章弘 ,  汤山洋一

IPC: G11C11/4063 ,  G06F13/16

Abstract: 本发明提供一种半导体集成电路器件和数据比较方法。在不使用CPU的情况下比较存储器空间上的数据，并且基于比较的次数和与比较条件一致的次数中的至少一个，在中断条件下产生中断。中断控制器将中断信号输出到第一CPU核心或第二CPU核心。DMAC将存储器空间上的数据传输到第一缓冲器和第二缓冲器中的至少一个。比较电路将第一缓冲器的数据与第二缓冲器的数据比较。条件一致频率计数器对比较电路中的比较与比较条件一致的次数进行计数。中断请求电路基于条件一致频率计数器的值和比较频率计数器的值中的至少一个，向中断控制器输出中断请求。

公开(公告)号：CN109584926A

公开(公告)日：2019-04-05

申请号：CN201811066311.2

申请日：2018-09-13

Applicant: 瑞萨电子株式会社

Inventor： 山田弘道 ,  山手章弘 ,  汤山洋一

IPC: G11C11/4063 ,  G06F13/16

Abstract: 本发明提供一种半导体集成电路器件和数据比较方法。在不使用CPU的情况下比较存储器空间上的数据，并且基于比较的次数和与比较条件一致的次数中的至少一个，在中断条件下产生中断。中断控制器将中断信号输出到第一CPU核心或第二CPU核心。DMAC将存储器空间上的数据传输到第一缓冲器和第二缓冲器中的至少一个。比较电路将第一缓冲器的数据与第二缓冲器的数据比较。条件一致频率计数器对比较电路中的比较与比较条件一致的次数进行计数。中断请求电路基于条件一致频率计数器的值和比较频率计数器的值中的至少一个，向中断控制器输出中断请求。

公开(公告)号：CN102360311A

公开(公告)日：2012-02-22

申请号：CN201110120268.5

申请日：2011-05-09

Applicant: 瑞萨电子株式会社

Inventor： 山田弘道 ,  岛村光太郎 ,  金川信康 ,  石黑雄一

IPC: G06F9/48

CPC classification number: G06F13/24 ,  G06F11/1641 ,  G06F2201/845

Abstract: 本发明提供一种计算机系统，具有至少2个CPUA(2)、CPUB(6)、进行对CPUA(2)、CPUB(6)的中断的可编程的中断控制器(11)和比较CPUA(2)、CPUB(6)的输出的比较器(14)，其中，该计算机系统能够切换性能模式和安全模式来进行工作，上述性能模式是CPU分别执行不同的处理而提高性能的模式，上述安全模式是通过CPU执行相同处理并用比较器对照结果来检测故障的模式，能够按中断主要原因来设定1个或多个要中断的CPU，能够按中断主要原因来设定是以性能模式执行还是以安全模式执行的模式。在能切换性能模式和安全模式的双核微机中，在从性能模式向安全模式切换时能缩短CPU的待机时间。