公开(公告)号：CN102157489B

公开(公告)日：2013-02-06

申请号：CN201110067394.9

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线（3）、通道（4）以及第一势垒金属膜（7）。此处，第一铜合金布线（3）形成在层间绝缘膜（1）内，在作为主要成分的Cu中含有预定的添加元素。通道（4）形成在层间绝缘膜（2）内，与第一铜合金布线（3）的上表面电连接。在第一铜合金布线（3）与通道（4）的连接部上，与第一铜合金布线（3）接触地形成第一势垒金属膜（7），该第一势垒金属膜（7）含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt%以下。

公开(公告)号：CN102157489A

公开(公告)日：2011-08-17

申请号：CN201110067394.9

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线（3）、通道（4）以及第一势垒金属膜（7）。此处，第一铜合金布线（3）形成在层间绝缘膜（1）内，在作为主要成分的Cu中含有预定的添加元素。通道（4）形成在层间绝缘膜（2）内，与第一铜合金布线（3）的上表面电连接。在第一铜合金布线（3）与通道（4）的连接部上，与第一铜合金布线（3）接触地形成第一势垒金属膜（7），该第一势垒金属膜（7）含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt%以下。

公开(公告)号：CN101872756B

公开(公告)日：2013-01-02

申请号：CN201010194159.3

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有：第一铜合金布线，配置在第一层间绝缘膜内，在作为主要成分的Cu中添加有Al；第二层间绝缘膜，形成在所述第一层间绝缘膜上；和第二铜合金布线，配置在所述第二层间绝缘膜内，在作为主要成分的Cu中添加有Al，所述第二铜合金布线的所述Al的浓度小于所述第一铜合金布线的所述Al的浓度。

公开(公告)号：CN101000905B

公开(公告)日：2011-05-18

申请号：CN200710002205.3

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置等，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线(3)、通道(4)以及第一势垒金属膜(7)。此处，第一铜合金布线(3)形成在层间绝缘膜(1)内，在作为主要成分的Cu中含有预定的添加元素。通道(4)形成在层间绝缘膜(2)内，与第一铜合金布线(3)的上表面电连接。在第一铜合金布线(3)与通道(4)的连接部上，与第一铜合金布线(3)接触地形成第一势垒金属膜(7)，该第一势垒金属膜(7)含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt％以下。