公开(公告)号：CN104779173A

公开(公告)日：2015-07-15

申请号：CN201510018698.4

申请日：2015-01-14

Applicant: 瑞萨电子株式会社

Inventor： 奥村绫香 ,  堀田胜彦 ,  近藤由宪 ,  大坂宏彰

IPC: H01L21/48 ,  H01L21/8238 ,  H01L27/092 ,  H01L23/485

CPC classification number: H01L23/5226 ,  H01L21/0217 ,  H01L21/02178 ,  H01L21/02244 ,  H01L21/02252 ,  H01L21/02271 ,  H01L21/321 ,  H01L21/76801 ,  H01L21/76834 ,  H01L21/76838 ,  H01L22/14 ,  H01L23/528 ,  H01L23/53214 ,  H01L23/53223 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/43 ,  H01L24/45 ,  H01L24/85 ,  H01L27/088 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05624 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/43 ,  H01L2224/4502 ,  H01L2224/45144 ,  H01L2224/85375 ,  H01L2924/00014 ,  H01L2924/013 ,  H01L2924/01014

Abstract: 本发明公开了一种提高半导体器件特性的方法。在含有铝的最上层布线M4上的保护膜PRO上，形成开口部OA1使布线M4的焊接区域PD1露出，并在露出的布线M4的表面上形成氮化铝。接着，在具有所述布线M4的半导体衬底的背面形成氮化硅膜。如上所述，通过在焊接区域PD1上设置氮化铝膜M4e，便可防止因半导体衬底背面的氮化硅膜引起的在焊接区域PD1上产生异物的现象。尤其在焊接区域PD1的形成工序之后，即使至检查工序及焊接工序为止还需要时间，也可防止在焊接区域PD1中异物的生成反应，从而提高半导体器件的特性。