-
公开(公告)号:CN119300436A
公开(公告)日:2025-01-10
申请号:CN202410871728.5
申请日:2024-07-01
Applicant: 瑞萨电子株式会社
Inventor: 古谷启一
Abstract: 本公开涉及半导体器件及其制造方法。半导体器件包括p型半导体本体、p型半导体本体上的n型埋层和n型埋层上的p型半导体层。DTI区域穿透p型半导体层和n型埋层,并且到达p型半导体本体。作为齐纳二极管的阴极区域的n型半导体区域和齐纳二极管的p型阳极区域被形成在半导体层中。p型阳极区域包括形成在n型半导体区域下方的p型第一半导体区域和形成在p型第一半导体区域下方的p型第二半导体区域。PN结被形成在p型第一半导体区域和n型半导体区域之间。p型第二半导体区域的杂质浓度高于p型第一半导体区域的杂质浓度。