-
-
公开(公告)号：CN108536207A
公开(公告)日：2018-09-14
申请号：CN201810274615.1
申请日：2015-04-14
Applicant: 瑞萨电子株式会社
IPC: G05F1/56
Abstract: 本公开涉及电流产生电路和包括其的带隙基准电路及半导体器件。提供一种电流产生电路，该电流产生电路包括：第一和第二双极晶体管；分别使得第一电流和第二电流流过第一和第二双极晶体管的电流分配电路，第一电流和第二电流与第一控制电压对应；设置在第一双极晶体管与第一电流分配电路之间的第一NMOS晶体管；设置在第二双极晶体管与第一电流分配电路之间的第二NMOS晶体管；第一电阻元件；根据第一NMOS晶体管的漏极电压和基准偏压向第一和第二NMOS晶体管的栅极输出第二控制电压的第一运算放大器；和根据第二NMOS晶体管的漏极电压和基准偏压产生第一控制电压的第二运算放大器。
-
公开(公告)号：CN104977957B
公开(公告)日：2018-04-27
申请号：CN201510175400.0
申请日：2015-04-14
Applicant: 瑞萨电子株式会社
IPC: G05F1/56
Abstract: 本公开涉及电流产生电路和包括其的带隙基准电路及半导体器件。提供一种电流产生电路，该电流产生电路包括：第一和第二双极晶体管；分别使得第一电流和第二电流流过第一和第二双极晶体管的电流分配电路，第一电流和第二电流与第一控制电压对应；设置在第一双极晶体管与第一电流分配电路之间的第一NMOS晶体管；设置在第二双极晶体管与第一电流分配电路之间的第二NMOS晶体管；第一电阻元件；根据第一NMOS晶体管的漏极电压和基准偏压向第一和第二NMOS晶体管的栅极输出第二控制电压的第一运算放大器；和根据第二NMOS晶体管的漏极电压和基准偏压产生第一控制电压的第二运算放大器。
-
公开(公告)号：CN104977957A
公开(公告)日：2015-10-14
申请号：CN201510175400.0
申请日：2015-04-14
Applicant: 瑞萨电子株式会社
IPC: G05F1/56
Abstract: 本公开涉及电流产生电路和包括其的带隙基准电路及半导体器件。提供一种电流产生电路，该电流产生电路包括：第一和第二双极晶体管；分别使得第一电流和第二电流流过第一和第二双极晶体管的电流分配电路，第一电流和第二电流与第一控制电压对应；设置在第一双极晶体管与第一电流分配电路之间的第一NMOS晶体管；设置在第二双极晶体管与第一电流分配电路之间的第二NMOS晶体管；第一电阻元件；根据第一NMOS晶体管的漏极电压和基准偏压向第一和第二NMOS晶体管的栅极输出第二控制电压的第一运算放大器；和根据第二NMOS晶体管的漏极电压和基准偏压产生第一控制电压的第二运算放大器。
-
Patent Agency Ranking
公开(公告)号：CN102571119A
公开(公告)日：2012-07-11
申请号：CN201110361324.4
申请日：2011-11-15
Applicant: 瑞萨电子株式会社
IPC: H04B1/16
Abstract: 本发明涉及一种半导体集成电路及其操作方法，该集成电路装配有接收混频器和信号发生器。多级延迟电路响应于接收载波信号而生成多个时钟脉冲。相位检测单元检测在特定时钟脉冲的电压电平与先于特定时钟脉冲而生成的预定数量的时钟脉冲的电压电平之间的差异，从而检测出特定时钟脉冲的预定相位。时钟发生单元的选择器从时钟脉冲信号中输出分别具有多种相位的多个选择时钟脉冲信号。第一时钟合成逻辑单路对选择时钟脉冲执行逻辑运算，从而生成被供应给接收混频器的本地信号。
-
公开(公告)号：CN114389600A
公开(公告)日：2022-04-22
申请号：CN202111214381.X
申请日：2021-10-19
Applicant: 瑞萨电子株式会社
Inventor： 元泽笃史
Abstract: 本公开涉及使用间歇操作放大器的PLL电路。该PLL电路包括相位比较器、积分路径、比例路径、电流控制振荡器、分频器和。双积分路径包括间歇操作gm放大器、滤波电路和电压电流转换电路。间歇操作gm放大器接收滤波电路的输出电压。当用于间歇操作的脉冲CLK为ON时，间歇操作gm放大器将其电压输出到滤波电路。当用于间歇操作的脉冲CLK为OFF时，间歇操作gm放大器不将滤波电路的输出电压输出到滤波电路。即使当用于间歇操作的脉冲CLK为OFF时，电压电流转换电路的输入电位也由滤波电路保持，并且电流流向电流控制振荡器。这使得可以在不增加滤波电路的面积的情况下以高频振荡。
-
公开(公告)号：CN108536207B
公开(公告)日：2021-01-29
申请号：CN201810274615.1
申请日：2015-04-14
Applicant: 瑞萨电子株式会社
IPC: G05F1/56
Abstract: 本公开涉及电流产生电路和包括其的带隙基准电路及半导体器件。提供一种电流产生电路，该电流产生电路包括：第一和第二双极晶体管；分别使得第一电流和第二电流流过第一和第二双极晶体管的电流分配电路，第一电流和第二电流与第一控制电压对应；设置在第一双极晶体管与第一电流分配电路之间的第一NMOS晶体管；设置在第二双极晶体管与第一电流分配电路之间的第二NMOS晶体管；第一电阻元件；根据第一NMOS晶体管的漏极电压和基准偏压向第一和第二NMOS晶体管的栅极输出第二控制电压的第一运算放大器；和根据第二NMOS晶体管的漏极电压和基准偏压产生第一控制电压的第二运算放大器。
-
公开(公告)号：CN117134769A
公开(公告)日：2023-11-28
申请号：CN202310546022.7
申请日：2023-05-15
Applicant: 瑞萨电子株式会社
Abstract: 一种半导体器件包括相位插值电路，该相位插值电路包括N位的电流数模转换电路、开关电路、电容元件、反相器和控制逻辑电路。控制逻辑电路通过使用反相器的输出结果来检测相位插值操作的结束，并且输出用于关断电流数模转换电路的第一控制信号。此外，控制逻辑电路通过使用反相器的输出结果来检测相位插值操作的结束，并且输出用于关断反相器的第二控制信号。
-
公开(公告)号：CN102571119B
公开(公告)日：2016-06-08
申请号：CN201110361324.4
申请日：2011-11-15
Applicant: 瑞萨电子株式会社
IPC: H04B1/16
Abstract: 本发明涉及一种半导体集成电路及其操作方法，该集成电路装配有接收混频器和信号发生器。多级延迟电路响应于接收载波信号而生成多个时钟脉冲。相位检测单元检测在特定时钟脉冲的电压电平与先于特定时钟脉冲而生成的预定数量的时钟脉冲的电压电平之间的差异，从而检测出特定时钟脉冲的预定相位。时钟发生单元的选择器从时钟脉冲信号中输出分别具有多种相位的多个选择时钟脉冲信号。第一时钟合成逻辑单路对选择时钟脉冲执行逻辑运算，从而生成被供应给接收混频器的本地信号。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.017 seconds)
