公开(公告)号：CN102571119A

公开(公告)日：2012-07-11

申请号：CN201110361324.4

申请日：2011-11-15

Applicant: 瑞萨电子株式会社

Inventor： 元泽笃史 ,  塚本隆幸 ,  松浦达治 ,  奥田裕一

IPC: H04B1/16

CPC classification number: H04B1/40 ,  H03H11/26 ,  H03K5/133

Abstract: 本发明涉及一种半导体集成电路及其操作方法，该集成电路装配有接收混频器和信号发生器。多级延迟电路响应于接收载波信号而生成多个时钟脉冲。相位检测单元检测在特定时钟脉冲的电压电平与先于特定时钟脉冲而生成的预定数量的时钟脉冲的电压电平之间的差异，从而检测出特定时钟脉冲的预定相位。时钟发生单元的选择器从时钟脉冲信号中输出分别具有多种相位的多个选择时钟脉冲信号。第一时钟合成逻辑单路对选择时钟脉冲执行逻辑运算，从而生成被供应给接收混频器的本地信号。

公开(公告)号：CN104158543B

公开(公告)日：2018-12-28

申请号：CN201410198384.2

申请日：2014-05-13

Applicant: 瑞萨电子株式会社

Inventor： 大岛俊 ,  松浦达治 ,  奥田裕一 ,  中根秀夫 ,  山本崇也 ,  木村圭助

IPC: H03M1/10

Abstract: 本发明涉及电子系统及其操作方法。为了在包括DA转换单元和AD转换单元的电子系统中补偿AD转换单元的非线性和DA转换单元的非线性，一种电子系统包括A/D转换单元、D/A转换单元、AD转换补偿单元、DA转换补偿单元以及校准单元。在校准操作期间，校准单元设置AD转换补偿单元的操作特性和DA转换补偿单元的操作特性。在校准操作期间设置的AD转换补偿单元的操作特性补偿A/D转换单元的AD转换的非线性。在校准操作期间设置的DA转换补偿单元的操作特性补偿D/A转换单元的DA转换的非线性。

公开(公告)号：CN103078639B

公开(公告)日：2017-05-31

申请号：CN201210410930.5

申请日：2012-10-25

Applicant: 瑞萨电子株式会社

Inventor： 中根秀夫 ,  木村圭助 ,  山本崇也 ,  松浦达治 ,  氏家隆一

IPC: H03M1/10 ,  H04B1/06

CPC classification number: H03M1/1004 ,  H03M1/1009 ,  H04B1/1027

Abstract: 本发明涉及半导体器件及其调整方法。提供一种能够在接收操作期间，进行后台校准，而不会不利地影响接收特性的半导体器件。在接收操作期间，半导体器件检测当增益变化或者接收通道变化时，出现无线接收信号的时刻，并在检测到的时刻，进行后台校准。在这种情况下，当接收信号无效时，进行校准不会进一步降低接收精度。此外，只要在随机的时刻进行后台校准，就不会生成当每隔固定时间间隔进行后台校准时会出现的不必要信号分量。

公开(公告)号：CN103078639A

公开(公告)日：2013-05-01

申请号：CN201210410930.5

申请日：2012-10-25

Applicant: 瑞萨电子株式会社

Inventor： 中根秀夫 ,  木村圭助 ,  山本崇也 ,  松浦达治 ,  氏家隆一

IPC: H03M1/10 ,  H04B1/06

CPC classification number: H03M1/1004 ,  H03M1/1009 ,  H04B1/1027

Abstract: 本发明涉及半导体器件及其调整方法。提供一种能够在接收操作期间，进行后台校准，而不会不利地影响接收特性的半导体器件。在接收操作期间，半导体器件检测当增益变化或者接收通道变化时，出现无线接收信号的时刻，并在检测到的时刻，进行后台校准。在这种情况下，当接收信号无效时，进行校准不会进一步降低接收精度。此外，只要在随机的时刻进行后台校准，就不会生成当每隔固定时间间隔进行后台校准时会出现的不必要信号分量。

公开(公告)号：CN102571119B

公开(公告)日：2016-06-08

申请号：CN201110361324.4

申请日：2011-11-15

Applicant: 瑞萨电子株式会社

Inventor： 元泽笃史 ,  塚本隆幸 ,  松浦达治 ,  奥田裕一

IPC: H04B1/16

CPC classification number: H04B1/40 ,  H03H11/26 ,  H03K5/133

Abstract: 本发明涉及一种半导体集成电路及其操作方法，该集成电路装配有接收混频器和信号发生器。多级延迟电路响应于接收载波信号而生成多个时钟脉冲。相位检测单元检测在特定时钟脉冲的电压电平与先于特定时钟脉冲而生成的预定数量的时钟脉冲的电压电平之间的差异，从而检测出特定时钟脉冲的预定相位。时钟发生单元的选择器从时钟脉冲信号中输出分别具有多种相位的多个选择时钟脉冲信号。第一时钟合成逻辑单路对选择时钟脉冲执行逻辑运算，从而生成被供应给接收混频器的本地信号。

公开(公告)号：CN104158543A

公开(公告)日：2014-11-19

申请号：CN201410198384.2

申请日：2014-05-13

Applicant: 瑞萨电子株式会社

Inventor： 大岛俊 ,  松浦达治 ,  奥田裕一 ,  中根秀夫 ,  山本崇也 ,  木村圭助

IPC: H03M1/10

CPC classification number: H03M1/1033 ,  H03M1/002 ,  H03M1/1052 ,  H03M1/12 ,  H03M1/201 ,  H03M1/44 ,  H03M1/46 ,  H03M1/66 ,  H03M1/745

Abstract: 本发明涉及电子系统及其操作方法。为了在包括DA转换单元和AD转换单元的电子系统中补偿AD转换单元的非线性和DA转换单元的非线性，一种电子系统包括A/D转换单元、D/A转换单元、AD转换补偿单元、DA转换补偿单元以及校准单元。在校准操作期间，校准单元设置AD转换补偿单元的操作特性和DA转换补偿单元的操作特性。在校准操作期间设置的AD转换补偿单元的操作特性补偿A/D转换单元的AD转换的非线性。在校准操作期间设置的DA转换补偿单元的操作特性补偿D/A转换单元的DA转换的非线性。